Home
  • Products
  • Solutions
  • サポート
  • 会社案内
  • JA JP
    • SELECT YOUR COUNTRY OR REGION

    • US - English
    • China - 简体中文
    • Korea - 한국어
    • Taiwan - 繁體中文

DESIGN EXCELLENCE

  • デジタル設計/サインオフ
  • カスタムIC
  • 検証
  • IP
  • ICパッケージ

SYSTEM INNOVATION

  • システム解析
  • 組み込みソフトウェア
  • PCB設計
  • Computational Fluid Dynamics

PERVASIVE INTELLIGENCE

  • AI/マシンラーニング
  • AI IPポートフォリオ

CADENCE CLOUD

VIEW ALL PRODUCTS

デジタル設計/サインオフ

ケイデンスのデジタル設計/サインオフ検証ソリューションは、早期のデザイン・クロージャーと予測性の高い設計フローを実現し、パワー、パフォーマンス、エリア(PPA)の目標を達成します。

PRODUCT CATEGORIES

  • 等価性検証
  • SoCインプリメンテーション/フロアプランニング
  • 機能ECO
  • Low-Power検証
  • 高位/論理合成
  • パワー解析
  • タイミング制約/CDCサインオフ
  • シリコン・サインオフ/検証
  • Library Characterization
  • テスト

FEATURED PRODUCTS

  • Cerebrus Intelligent Chip Explorer
  • Genus Synthesis Solution
  • Innovus Implementation System
  • Tempus Timing Signoff Solution
  • Pegasus Verification System
  • RESOURCES
  • Flows
  • Voltus IC Power Integrity Solution

カスタムIC/アナログ/RF設計

ケイデンスのカスタム、アナログおよびRF設計ソリューションは、ブロック・レベルおよびミックスシグナルデザインのシミュレーションから自動配線、ライブラリ・キャラクタライゼーションまで、多くのタスクを自動化することで設計TATを短縮できます。

PRODUCT CATEGORIES

  • 回路設計
  • 回路シミュレーション
  • レイアウト設計
  • レイアウト検証
  • Library Characterization
  • RF / Microwave Solutions

FEATURED PRODUCTS

  • Spectre X Simulator
  • Spectre FX Simulator
  • Virtuoso Layout Suite
  • Virtuoso ADE Product Suite
  • Virtuoso Advanced Node
  • Voltus-XFi Custom Power Integrity Solution
  • RESOURCES
  • Flows

システム設計/検証

ケイデンスのVerification Suiteに統合されたシステム設計および検証ソリューションは、シミュレーション、アクセラレーション、エミュレーション、および検証マネージメント機能を提供します。

PRODUCT CATEGORIES

  • デバッグ解析
  • Virtual Prototyping
  • Emulation and Prototyping
  • フォーマル/スタティック検証
  • 検証プランニング/マネージメント
  • シミュレーション
  • ソフトウェア・ドリブン検証
  • 検証IP
  • System-Level Verification IP

FEATURED PRODUCTS

  • vManager Verification Management
  • Xcelium Logic Simulation
  • Palladium Enterprise Emulation
  • Protium Enterprise Prototyping
  • System VIP
  • RESOURCES
  • Flows
  • Jasper C Apps
  • Helium Virtual and Hybrid Studio

IP

様々なアプリケーションに向けたSoC設計をカスタマイズするための広範なIPプラットフォーム。

PRODUCT CATEGORIES

  • Denali Memory Interface and Storage IP
  • 112G/56G SerDes
  • PCIe and CXL
  • Tensilica Processor IP
  • Chiplet and D2D
  • Interface IP

RESOURCES

  • Discover PCIe

ICパッケージ

ケイデンスのICパッケージ設計製品は、先進パッケージング、システムのプランニング、相互互換なマルチファブリック設計をサポートし、自動化による効率化と高精度な設計を実現します。

PRODUCT CATEGORIES

  • Cross-Platform協調設計/解析
  • SI/PI解析ポイント・ツール
  • SI/PI解析統合ソリューション
  • ICパッケージ設計
  • フロー

システム解析

ケイデンスのシステム解析ソリューションは、高精度な電磁界ソルバーおよびシミュレーション技術を提供し、システムが広範囲な動作条件下で動作することを検証します。

PRODUCT CATEGORIES

  • Computational Fluid Dynamics
  • 電磁界解析ソリューション
  • RF / Microwave Design
  • Signal and Power Integrity
  • 熱解析ソリューション

FEATURED PRODUCTS

  • Clarity 3D Solver
  • Clarity 3D Solver Cloud
  • Clarity 3D Transient Solver
  • Celsius Thermal Solver
  • Fidelity CFD
  • Sigrity Advanced SI
  • Celsius Advanced PTI
  • RESOURCES
  • System Analysis Center
  • System Analysis Resources Hub
  • AWR Free Trial

組み込みソフトウェア

プリント基板設計/解析

ケイデンスのPCB設計ソリューションは、コンポーネント設計とシステムレベルシミュレーションの統合によりコンストレイント・ドリブンな設計フローを提供し、より短時間で予測可能な設計サイクルを実現します。

PRODUCT CATEGORIES

  • 回路設計
  • PCBレイアウト
  • ライブラリ/設計データ管理
  • アナログ/ミックスシグナル・シミュレーション
  • SI/PI解析統合ソリューション
  • SI/PI解析ポイント・ツール
  • RF / Microwave Design
  • Augmented Reality Lab Tools

FEATURED PRODUCTS

  • Allegro Package Designer Plus
  • Allegro PCB Designer
  • RESOURCES
  • What's New in Allegro
  • Advanced PCB Design & Analysis Resources Hub
  • Flows

Computational Fluid Dynamics

AI/マシンラーニング

AI IPポートフォリオ

Industries

  • 5Gシステム/サブシステム
  • 航空宇宙/防衛
  • オートモーティブ
  • Hyperscale Computing

TECHNOLOGIES

  • 3D-IC設計
  • Advanced Node
  • AI/マシンラーニング
  • Armベース・ソリューション
  • クラウド・ソリューション
  • Computational Fluid Dynamics
  • Functional Safety
  • Low Power
  • ミックスシグナル
  • フォトニクス
  • RF /マイクロ波設計
Designed with Cadence See how our customers create innovative products with Cadence

サポート

  • サポート・プロセス
  • オンライン・サポート
  • ソフトウェア・ダウンロード
  • プラットフォーム・サポート
  • カスタマー・サポート連絡先
  • Technical Forums

トレーニング

  • カスタムIC/アナログ/RF設計
  • 言語/メソドロジ―
  • デジタル設計/サインオフ
  • ICパッケージ
  • PCB設計
  • システム設計/検証
Link for support software downloads Stay up to date with the latest software
24/7 - Cadence Online Support Visit Now

CORPORATE

  • 会社概要
  • Designed with Cadence
  • 投資家情報
  • Leadership Team
  • Computational Software
  • Alliances
  • Corporate Social Responsibility
  • Cadence Academic Network
  • Intelligent System Design

Culture and Careers

  • Culture and Diversity
  • 採用情報

Media Center

  • セミナー/イベント
  • 広報コンテンツ
  • Blogs
Cadence Giving Foundation
CadenceLIVE、各種ウェビナーのオンデマンドをご覧いただけます Explore More
JP - Japan
  • US - English
  • China - 简体中文
  • Korea - 한국어
  • Taiwan - 繁體中文
  • Products
    • DESIGN EXCELLENCE
      • デジタル設計/サインオフ
        • PRODUCT CATEGORIES
          • 等価性検証
          • SoCインプリメンテーション/フロアプランニング
          • 機能ECO
          • Low-Power検証
          • 高位/論理合成
          • パワー解析
          • タイミング制約/CDCサインオフ
          • シリコン・サインオフ/検証
          • Library Characterization
          • テスト
        • FEATURED PRODUCTS
          • Cerebrus Intelligent Chip Explorer
          • Genus Synthesis Solution
          • Innovus Implementation System
          • Tempus Timing Signoff Solution
          • Pegasus Verification System
          • RESOURCES
          • Flows
          • Voltus IC Power Integrity Solution
      • カスタムIC/アナログ/RF設計
        • PRODUCT CATEGORIES
          • 回路設計
          • 回路シミュレーション
          • レイアウト設計
          • レイアウト検証
          • Library Characterization
          • RF / Microwave Solutions
        • FEATURED PRODUCTS
          • Spectre X Simulator
          • Spectre FX Simulator
          • Virtuoso Layout Suite
          • Virtuoso ADE Product Suite
          • Virtuoso Advanced Node
          • Voltus-XFi Custom Power Integrity Solution
          • RESOURCES
          • Flows
      • システム設計/検証
        • PRODUCT CATEGORIES
          • デバッグ解析
          • Virtual Prototyping
          • Emulation and Prototyping
          • フォーマル/スタティック検証
          • 検証プランニング/マネージメント
          • シミュレーション
          • ソフトウェア・ドリブン検証
          • 検証IP
          • System-Level Verification IP
        • FEATURED PRODUCTS
          • vManager Verification Management
          • Xcelium Logic Simulation
          • Palladium Enterprise Emulation
          • Protium Enterprise Prototyping
          • System VIP
          • RESOURCES
          • Flows
          • Jasper C Apps
          • Helium Virtual and Hybrid Studio
      • IP
        • PRODUCT CATEGORIES
          • Denali Memory Interface and Storage IP
          • 112G/56G SerDes
          • PCIe and CXL
          • Tensilica Processor IP
          • Chiplet and D2D
          • Interface IP
        • RESOURCES
          • Discover PCIe
      • ICパッケージ
        • PRODUCT CATEGORIES
          • Cross-Platform協調設計/解析
          • SI/PI解析ポイント・ツール
          • SI/PI解析統合ソリューション
          • ICパッケージ設計
          • フロー
    • SYSTEM INNOVATION
      • システム解析
        • PRODUCT CATEGORIES
          • Computational Fluid Dynamics
          • 電磁界解析ソリューション
          • RF / Microwave Design
          • Signal and Power Integrity
          • 熱解析ソリューション
        • FEATURED PRODUCTS
          • Clarity 3D Solver
          • Clarity 3D Solver Cloud
          • Clarity 3D Transient Solver
          • Celsius Thermal Solver
          • Fidelity CFD
          • Sigrity Advanced SI
          • Celsius Advanced PTI
          • RESOURCES
          • System Analysis Center
          • System Analysis Resources Hub
          • AWR Free Trial
      • 組み込みソフトウェア
      • プリント基板設計/解析
        • PRODUCT CATEGORIES
          • 回路設計
          • PCBレイアウト
          • ライブラリ/設計データ管理
          • アナログ/ミックスシグナル・シミュレーション
          • SI/PI解析統合ソリューション
          • SI/PI解析ポイント・ツール
          • RF / Microwave Design
          • Augmented Reality Lab Tools
        • FEATURED PRODUCTS
          • Allegro Package Designer Plus
          • Allegro PCB Designer
          • RESOURCES
          • What's New in Allegro
          • Advanced PCB Design & Analysis Resources Hub
          • Flows
      • Computational Fluid Dynamics
    • PERVASIVE INTELLIGENCE
      • AI/マシンラーニング
      • AI IPポートフォリオ
    • CADENCE CLOUD
    • VIEW ALL PRODUCTS
  • Solutions
      • Industries
        • 5Gシステム/サブシステム
        • 航空宇宙/防衛
        • オートモーティブ
        • Hyperscale Computing
      • TECHNOLOGIES
        • 3D-IC設計
        • Advanced Node
        • AI/マシンラーニング
        • Armベース・ソリューション
        • クラウド・ソリューション
        • Computational Fluid Dynamics
        • Functional Safety
        • Low Power
        • ミックスシグナル
        • フォトニクス
        • RF /マイクロ波設計
      • Industries
        • 5Gシステム/サブシステム
        • 航空宇宙/防衛
        • オートモーティブ
        • Hyperscale Computing
      • TECHNOLOGIES
        • 3D-IC設計
        • Advanced Node
        • AI/マシンラーニング
        • Armベース・ソリューション
        • クラウド・ソリューション
        • Computational Fluid Dynamics
        • Functional Safety
        • Low Power
        • ミックスシグナル
        • フォトニクス
        • RF /マイクロ波設計
      • Industries
        • 5Gシステム/サブシステム
        • 航空宇宙/防衛
        • オートモーティブ
        • Hyperscale Computing
      • TECHNOLOGIES
        • 3D-IC設計
        • Advanced Node
        • AI/マシンラーニング
        • Armベース・ソリューション
        • クラウド・ソリューション
        • Computational Fluid Dynamics
        • Functional Safety
        • Low Power
        • ミックスシグナル
        • フォトニクス
        • RF /マイクロ波設計
  • サポート
      • サポート
        • サポート・プロセス
        • オンライン・サポート
        • ソフトウェア・ダウンロード
        • プラットフォーム・サポート
        • カスタマー・サポート連絡先
        • Technical Forums
      • トレーニング
        • カスタムIC/アナログ/RF設計
        • 言語/メソドロジ―
        • デジタル設計/サインオフ
        • ICパッケージ
        • PCB設計
        • システム設計/検証
      • サポート
        • サポート・プロセス
        • オンライン・サポート
        • ソフトウェア・ダウンロード
        • プラットフォーム・サポート
        • カスタマー・サポート連絡先
        • Technical Forums
      • トレーニング
        • カスタムIC/アナログ/RF設計
        • 言語/メソドロジ―
        • デジタル設計/サインオフ
        • ICパッケージ
        • PCB設計
        • システム設計/検証
      • サポート
        • サポート・プロセス
        • オンライン・サポート
        • ソフトウェア・ダウンロード
        • プラットフォーム・サポート
        • カスタマー・サポート連絡先
        • Technical Forums
      • トレーニング
        • カスタムIC/アナログ/RF設計
        • 言語/メソドロジ―
        • デジタル設計/サインオフ
        • ICパッケージ
        • PCB設計
        • システム設計/検証
  • 会社案内
      • CORPORATE
        • 会社概要
        • Designed with Cadence
        • 投資家情報
        • Leadership Team
        • Computational Software
        • Alliances
        • Corporate Social Responsibility
        • Cadence Academic Network
        • Intelligent System Design
      • Culture and Careers
        • Culture and Diversity
        • 採用情報
      • Media Center
        • セミナー/イベント
        • 広報コンテンツ
        • Blogs
      • CORPORATE
        • 会社概要
        • Designed with Cadence
        • 投資家情報
        • Leadership Team
        • Computational Software
        • Alliances
        • Corporate Social Responsibility
        • Cadence Academic Network
        • Intelligent System Design
      • Culture and Careers
        • Culture and Diversity
        • 採用情報
      • Media Center
        • セミナー/イベント
        • 広報コンテンツ
        • Blogs
      • CORPORATE
        • 会社概要
        • Designed with Cadence
        • 投資家情報
        • Leadership Team
        • Computational Software
        • Alliances
        • Corporate Social Responsibility
        • Cadence Academic Network
        • Intelligent System Design
      • Culture and Careers
        • Culture and Diversity
        • 採用情報
      • Media Center
        • セミナー/イベント
        • 広報コンテンツ
        • Blogs

ミックスシグナル検証

アナログ動作のモデリングおよびアナログ・デジタルソルバーを検証フローに統合し、設計要求に応じて精度と検証時間のトレードオフを調整

  • Mixed-Signal Solutions
  • Mixed-Signal Verification
  • Mixed-Signal Implementation
  • Signoff
  • Mixed-Signal Unified Methodology Guide

In today’s SoC designs, the level of interaction between analog structures and digital logic is dramatically more complex than in the past, where divide-and-conquer approaches to design and verification proved adequate. This interdependency creates a requirement for a mixed-signal approach to verification.

Mixed-signal verification, at its root, still begins with analog behavior being captured and simulated within the analog design environment. However, as the analog and digital blocks are merged, using even the fastest analog circuit solvers becomes a runtime bottleneck in the verification closure process.

At the SoC level, therefore, you need a way to quickly model your design with enough accuracy for your application. Using real number models (RNMs) and an assertion-based approach, Cadence’s mixed-signal verification flow and methodology bring together the analog and digital sides. Integrating analog behavior modeling and analog and digital solvers into one flow, the methodology lets you balance the right amount of accuracy and speed based on your design requirements. The flow delivers:

  • Flexibility to trade off between speed and accuracy based on your design’s requirements
  • A single verification environment combining both analog and digital solvers that can be used to functionally verify at the desired level of accuracy using either option or both digital (speed) and analog (accuracy) engines
  • Metric-driven verification (MDV) to analog components in a mixed-signal design
  • Complex checkers that can check for any combination of cross-domain analog and digital sequences
  • Throughput to support large regressions
  • Power-aware mixed-signal verification

Bringing Assertion, MDV, and Plan-Driven Verification to Mixed-Signal Designs

Digital designs have long had the benefit of MDV, where verification plans are tailored to given specifications, progress is tracked closely, and designers can determine exact verification coverage levels. Analog designers continue to focus on designing and verifying high-performance analog, zeroing in on analog parameters including transient and DC analysis. At the SoC level, they integrate the analog as black boxes. The SoC verification engineer typically ignores analog functionality and performs bare-minimum testing, with very limited interaction between digital and analog blocks. This approach results in errors and respins.

Cadence has solved the problem by pioneering the application of advanced digital verification methodologies to include analog. Our digital/mixed-signal flow allows the application of MDV to the full SoC by enabling randomization, as well as functional coverage on analog along with the use of real number modeling (RNM). Advanced testbench creation methodologies like the Universal Verification Methodology (UVM) are also supported together with verification planning and complex mixed-signal assertions that go between the domains. (Check out Cadence's Mixed-Signal Methodology Guide at your favorite bookseller.)

To support these advanced verification techniques, the analog side of the house uses the Virtuoso ADE Verifier to review and confirm analog coverage of the analog design within the Virtuoso custom and analog design environment. The Virtuoso ADE Verifier can transfer the analog measurement data and status to the Cadence vManager Verification Management platform so that the user can have a complete coverage overview across multiple domains within their design.

In addition to tapping into our Virtuoso environment, the digital/mixed-signal verification flow also takes advantage of our Xcelium Parallel Logic Simulation. As you move your design to a higher level of abstraction, the flow provides an increased level of automation and real-time modulation. Eventually, all aspects of the design can be driven by MDV methodology, with prepackaged UVM components. To enable power-aware verification, Xcelium simulation also supports CPF and UPF-IEEE 1801 standards for both digital and mixed-signal designs. With Cadence’s complete digital/mixed-signal verification flow, you’ll be able to address all aspects of the verification process, while balancing the needs of speed versus accuracy in a unified environment.

Because today’s mixed-signal designs have multiple feedback loops through analog and digital domains, the black box approach is no longer possible for top-level verification. The new world is a complex, multilayered fusion of the two disciplines, where the boundaries are fuzzy and the interactions complex and, at best, poorly modeled. Cadence offers an integrated mixed-signal verification environment that ensures the reliability of the mixed-signal verification results.

sdv-flow-mixed-signal-verification-600px
Mixed-Signal Verification Flow and Methodology
  • Related Products

    • Cadence Verification
    • Spectre AMS Designer
    • Virtuoso Analog Design Environment
    • Xcelium Logic Simulation
    • vManager Verification Management
    • Cadence Specman Elite
News ReleasesVIEW ALL
  • ケイデンスとSamsung、3nmミックスシグナルチップ設計を加速 09/09/2021

  • ケイデンスのカスタム/AMSフロー、Samsung Foundryの 早期設計開始3nm先端プロセス技術向けに認証を取得 10/30/2020

  • グローバルファウンドリーズ、ケイデンスとの協業により22FDXプラットフォーム向けMixed-Signal OpenAccess PDKを提供し、高度なミックスドシグナル設計およびmmWave設計を実現 09/25/2020

  • Cadence to Acquire AWR Corporation from National Instruments to Accelerate System Innovation for 5G RF Communications 12/02/2019

  • UMCとケイデンス、28HPC+プロセス向け アナログ/ミックスシグナルフローの認証で協業 08/07/2019

Blogs VIEW ALL
Mixed-Signal Verification
  • Contact Us
Fortune 100 Best Companies to Work for 2022

A Great Place to Do Great Work!

Eighth year on the FORTUNE 100 list

Our Culture Join The Team
  • Products
  • カスタムIC/アナログ/RF設計
  • デジタル設計/サインオフ
  • ICパッケージ
  • IP
  • PCB設計/解析
  • システム解析
  • システム設計/検証
  • 全製品(アルファベット順)
  • Company
  • 会社概要
  • Leadership Team
  • 投資家情報
  • Alliances
  • 採用情報
  • Cadence Academic Network
  • Supplier
  • Media Center
  • Events
  • 広報コンテンツ
  • Designed with Cadence
  • Blogs
  • Forums
  • Glossary
  • Contact Us
  • 日本 お問合せ
  • カスタマー・サポート
  • メディア関連情報
  • 各国オフィス所在地

ケイデンス配信サービス登録

ケイデンスからの配信サービスに登録されますか?

ケイデンス配信サービス登録

ご登録方法に関するメールをcdsj_info@cadence.comよりお送りします。

© 2022 Cadence Design Systems, Inc. All Rights Reserved.

  • Terms of Use
  • Japan Privacy Policy
  • Privacy
  • US Trademarks