Home
  • Products
  • Solutions
  • サポート
  • 会社案内
  • JA JP
    • SELECT YOUR COUNTRY OR REGION

    • US - English
    • China - 简体中文
    • Korea - 한국어
    • Taiwan - 繁體中文

DESIGN EXCELLENCE

  • デジタル設計/サインオフ
  • カスタムIC
  • 検証
  • IP
  • ICパッケージ

SYSTEM INNOVATION

  • システム解析
  • 組み込みソフトウェア
  • PCB設計
  • Computational Fluid Dynamics

PERVASIVE INTELLIGENCE

  • AI/マシンラーニング
  • AI IPポートフォリオ

CADENCE CLOUD

VIEW ALL PRODUCTS

デジタル設計/サインオフ

ケイデンスのデジタル設計/サインオフ検証ソリューションは、早期のデザイン・クロージャーと予測性の高い設計フローを実現し、パワー、パフォーマンス、エリア(PPA)の目標を達成します。

PRODUCT CATEGORIES

  • 等価性検証
  • SoCインプリメンテーション/フロアプランニング
  • 機能ECO
  • Low-Power検証
  • 高位/論理合成
  • パワー解析
  • タイミング制約/CDCサインオフ
  • シリコン・サインオフ/検証
  • Library Characterization
  • テスト

FEATURED PRODUCTS

  • Cerebrus Intelligent Chip Explorer
  • Genus Synthesis Solution
  • Innovus Implementation System
  • Tempus Timing Signoff Solution
  • Pegasus Verification System
  • RESOURCES
  • Flows
  • Voltus IC Power Integrity Solution

カスタムIC/アナログ/RF設計

ケイデンスのカスタム、アナログおよびRF設計ソリューションは、ブロック・レベルおよびミックスシグナルデザインのシミュレーションから自動配線、ライブラリ・キャラクタライゼーションまで、多くのタスクを自動化することで設計TATを短縮できます。

PRODUCT CATEGORIES

  • 回路設計
  • 回路シミュレーション
  • レイアウト設計
  • レイアウト検証
  • Library Characterization
  • RF / Microwave Solutions

FEATURED PRODUCTS

  • Spectre X Simulator
  • Spectre FX Simulator
  • Virtuoso Layout Suite
  • Virtuoso ADE Product Suite
  • Virtuoso Advanced Node
  • Voltus-Fi Custom Power Integrity Solution
  • RESOURCES
  • Flows

システム設計/検証

ケイデンスのVerification Suiteに統合されたシステム設計および検証ソリューションは、シミュレーション、アクセラレーション、エミュレーション、および検証マネージメント機能を提供します。

PRODUCT CATEGORIES

  • デバッグ解析
  • Virtual Prototyping
  • Emulation and Prototyping
  • フォーマル/スタティック検証
  • 検証プランニング/マネージメント
  • シミュレーション
  • ソフトウェア・ドリブン検証
  • 検証IP
  • System-Level Verification IP

FEATURED PRODUCTS

  • vManager Verification Management
  • Xcelium Logic Simulation
  • Palladium Enterprise Emulation
  • Protium Enterprise Prototyping
  • System VIP
  • RESOURCES
  • Flows
  • Jasper C Apps
  • Helium Virtual and Hybrid Studio

IP

様々なアプリケーションに向けたSoC設計をカスタマイズするための広範なIPプラットフォーム。

PRODUCT CATEGORIES

  • Denali Memory Interface and Storage IP
  • 112G/56G SerDes
  • PCIe and CXL
  • Tensilica Processor IP
  • Chiplet and D2D
  • Interface IP

RESOURCES

  • Discover PCIe

ICパッケージ

ケイデンスのICパッケージ設計製品は、先進パッケージング、システムのプランニング、相互互換なマルチファブリック設計をサポートし、自動化による効率化と高精度な設計を実現します。

PRODUCT CATEGORIES

  • Cross-Platform協調設計/解析
  • SI/PI解析ポイント・ツール
  • SI/PI解析統合ソリューション
  • ICパッケージ設計
  • フロー

システム解析

ケイデンスのシステム解析ソリューションは、高精度な電磁界ソルバーおよびシミュレーション技術を提供し、システムが広範囲な動作条件下で動作することを検証します。

PRODUCT CATEGORIES

  • Computational Fluid Dynamics
  • 電磁界解析ソリューション
  • RF / Microwave Design
  • Signal and Power Integrity
  • 熱解析ソリューション

FEATURED PRODUCTS

  • Clarity 3D Solver
  • Clarity 3D Solver Cloud
  • Clarity 3D Transient Solver
  • Celsius Thermal Solver
  • Fidelity CFD
  • Sigrity Advanced SI
  • Celsius Advanced PTI
  • RESOURCES
  • System Analysis Center
  • System Analysis Resources Hub
  • AWR Free Trial

組み込みソフトウェア

プリント基板設計/解析

ケイデンスのPCB設計ソリューションは、コンポーネント設計とシステムレベルシミュレーションの統合によりコンストレイント・ドリブンな設計フローを提供し、より短時間で予測可能な設計サイクルを実現します。

PRODUCT CATEGORIES

  • 回路設計
  • PCBレイアウト
  • ライブラリ/設計データ管理
  • アナログ/ミックスシグナル・シミュレーション
  • SI/PI解析統合ソリューション
  • SI/PI解析ポイント・ツール
  • RF / Microwave Design
  • Augmented Reality Lab Tools

FEATURED PRODUCTS

  • Allegro Package Designer Plus
  • Allegro PCB Designer
  • RESOURCES
  • What's New in Allegro
  • Advanced PCB Design & Analysis Resources Hub
  • Flows

Computational Fluid Dynamics

AI/マシンラーニング

AI IPポートフォリオ

Industries

  • 5Gシステム/サブシステム
  • 航空宇宙/防衛
  • オートモーティブ
  • Hyperscale Computing

TECHNOLOGIES

  • 3D-IC設計
  • Advanced Node
  • AI/マシンラーニング
  • Armベース・ソリューション
  • クラウド・ソリューション
  • Computational Fluid Dynamics
  • Functional Safety
  • Low Power
  • ミックスシグナル
  • フォトニクス
  • RF /マイクロ波設計
Designed with Cadence See how our customers create innovative products with Cadence

サポート

  • サポート・プロセス
  • オンライン・サポート
  • ソフトウェア・ダウンロード
  • プラットフォーム・サポート
  • カスタマー・サポート連絡先
  • Technical Forums

トレーニング

  • カスタムIC/アナログ/RF設計
  • 言語/メソドロジ―
  • デジタル設計/サインオフ
  • ICパッケージ
  • PCB設計
  • システム設計/検証
Link for support software downloads Stay up to date with the latest software 24/7 - Cadence Online Support Visit Now

CORPORATE

  • 会社概要
  • Designed with Cadence
  • 投資家情報
  • Leadership Team
  • Computational Software
  • Alliances
  • Corporate Social Responsibility
  • Cadence Academic Network

Media Center

  • セミナー/イベント
  • 広報コンテンツ
  • Blogs

Culture and Careers

  • Culture and Diversity
  • 採用情報
Intelligent System Design Learn how Intelligent System Design™ powers future technologies CadenceLIVE、各種ウェビナーのオンデマンドをご覧いただけます Explore More
JP - Japan
  • US - English
  • China - 简体中文
  • Korea - 한국어
  • Taiwan - 繁體中文
  • Products
    • DESIGN EXCELLENCE
      • デジタル設計/サインオフ
        • PRODUCT CATEGORIES
          • 等価性検証
          • SoCインプリメンテーション/フロアプランニング
          • 機能ECO
          • Low-Power検証
          • 高位/論理合成
          • パワー解析
          • タイミング制約/CDCサインオフ
          • シリコン・サインオフ/検証
          • Library Characterization
          • テスト
        • FEATURED PRODUCTS
          • Cerebrus Intelligent Chip Explorer
          • Genus Synthesis Solution
          • Innovus Implementation System
          • Tempus Timing Signoff Solution
          • Pegasus Verification System
          • RESOURCES
          • Flows
          • Voltus IC Power Integrity Solution
      • カスタムIC/アナログ/RF設計
        • PRODUCT CATEGORIES
          • 回路設計
          • 回路シミュレーション
          • レイアウト設計
          • レイアウト検証
          • Library Characterization
          • RF / Microwave Solutions
        • FEATURED PRODUCTS
          • Spectre X Simulator
          • Spectre FX Simulator
          • Virtuoso Layout Suite
          • Virtuoso ADE Product Suite
          • Virtuoso Advanced Node
          • Voltus-Fi Custom Power Integrity Solution
          • RESOURCES
          • Flows
      • システム設計/検証
        • PRODUCT CATEGORIES
          • デバッグ解析
          • Virtual Prototyping
          • Emulation and Prototyping
          • フォーマル/スタティック検証
          • 検証プランニング/マネージメント
          • シミュレーション
          • ソフトウェア・ドリブン検証
          • 検証IP
          • System-Level Verification IP
        • FEATURED PRODUCTS
          • vManager Verification Management
          • Xcelium Logic Simulation
          • Palladium Enterprise Emulation
          • Protium Enterprise Prototyping
          • System VIP
          • RESOURCES
          • Flows
          • Jasper C Apps
          • Helium Virtual and Hybrid Studio
      • IP
        • PRODUCT CATEGORIES
          • Denali Memory Interface and Storage IP
          • 112G/56G SerDes
          • PCIe and CXL
          • Tensilica Processor IP
          • Chiplet and D2D
          • Interface IP
        • RESOURCES
          • Discover PCIe
      • ICパッケージ
        • PRODUCT CATEGORIES
          • Cross-Platform協調設計/解析
          • SI/PI解析ポイント・ツール
          • SI/PI解析統合ソリューション
          • ICパッケージ設計
          • フロー
    • SYSTEM INNOVATION
      • システム解析
        • PRODUCT CATEGORIES
          • Computational Fluid Dynamics
          • 電磁界解析ソリューション
          • RF / Microwave Design
          • Signal and Power Integrity
          • 熱解析ソリューション
        • FEATURED PRODUCTS
          • Clarity 3D Solver
          • Clarity 3D Solver Cloud
          • Clarity 3D Transient Solver
          • Celsius Thermal Solver
          • Fidelity CFD
          • Sigrity Advanced SI
          • Celsius Advanced PTI
          • RESOURCES
          • System Analysis Center
          • System Analysis Resources Hub
          • AWR Free Trial
      • 組み込みソフトウェア
      • プリント基板設計/解析
        • PRODUCT CATEGORIES
          • 回路設計
          • PCBレイアウト
          • ライブラリ/設計データ管理
          • アナログ/ミックスシグナル・シミュレーション
          • SI/PI解析統合ソリューション
          • SI/PI解析ポイント・ツール
          • RF / Microwave Design
          • Augmented Reality Lab Tools
        • FEATURED PRODUCTS
          • Allegro Package Designer Plus
          • Allegro PCB Designer
          • RESOURCES
          • What's New in Allegro
          • Advanced PCB Design & Analysis Resources Hub
          • Flows
      • Computational Fluid Dynamics
    • PERVASIVE INTELLIGENCE
      • AI/マシンラーニング
      • AI IPポートフォリオ
    • CADENCE CLOUD
    • VIEW ALL PRODUCTS
  • Solutions
      • Industries
        • 5Gシステム/サブシステム
        • 航空宇宙/防衛
        • オートモーティブ
        • Hyperscale Computing
      • TECHNOLOGIES
        • 3D-IC設計
        • Advanced Node
        • AI/マシンラーニング
        • Armベース・ソリューション
        • クラウド・ソリューション
        • Computational Fluid Dynamics
        • Functional Safety
        • Low Power
        • ミックスシグナル
        • フォトニクス
        • RF /マイクロ波設計
      • Industries
        • 5Gシステム/サブシステム
        • 航空宇宙/防衛
        • オートモーティブ
        • Hyperscale Computing
      • TECHNOLOGIES
        • 3D-IC設計
        • Advanced Node
        • AI/マシンラーニング
        • Armベース・ソリューション
        • クラウド・ソリューション
        • Computational Fluid Dynamics
        • Functional Safety
        • Low Power
        • ミックスシグナル
        • フォトニクス
        • RF /マイクロ波設計
      • Industries
        • 5Gシステム/サブシステム
        • 航空宇宙/防衛
        • オートモーティブ
        • Hyperscale Computing
      • TECHNOLOGIES
        • 3D-IC設計
        • Advanced Node
        • AI/マシンラーニング
        • Armベース・ソリューション
        • クラウド・ソリューション
        • Computational Fluid Dynamics
        • Functional Safety
        • Low Power
        • ミックスシグナル
        • フォトニクス
        • RF /マイクロ波設計
  • サポート
      • サポート
        • サポート・プロセス
        • オンライン・サポート
        • ソフトウェア・ダウンロード
        • プラットフォーム・サポート
        • カスタマー・サポート連絡先
        • Technical Forums
      • トレーニング
        • カスタムIC/アナログ/RF設計
        • 言語/メソドロジ―
        • デジタル設計/サインオフ
        • ICパッケージ
        • PCB設計
        • システム設計/検証
      • サポート
        • サポート・プロセス
        • オンライン・サポート
        • ソフトウェア・ダウンロード
        • プラットフォーム・サポート
        • カスタマー・サポート連絡先
        • Technical Forums
      • トレーニング
        • カスタムIC/アナログ/RF設計
        • 言語/メソドロジ―
        • デジタル設計/サインオフ
        • ICパッケージ
        • PCB設計
        • システム設計/検証
      • サポート
        • サポート・プロセス
        • オンライン・サポート
        • ソフトウェア・ダウンロード
        • プラットフォーム・サポート
        • カスタマー・サポート連絡先
        • Technical Forums
      • トレーニング
        • カスタムIC/アナログ/RF設計
        • 言語/メソドロジ―
        • デジタル設計/サインオフ
        • ICパッケージ
        • PCB設計
        • システム設計/検証
  • 会社案内
      • CORPORATE
        • 会社概要
        • Designed with Cadence
        • 投資家情報
        • Leadership Team
        • Computational Software
        • Alliances
        • Corporate Social Responsibility
        • Cadence Academic Network
      • Media Center
        • セミナー/イベント
        • 広報コンテンツ
        • Blogs
      • Culture and Careers
        • Culture and Diversity
        • 採用情報
      • CORPORATE
        • 会社概要
        • Designed with Cadence
        • 投資家情報
        • Leadership Team
        • Computational Software
        • Alliances
        • Corporate Social Responsibility
        • Cadence Academic Network
      • Media Center
        • セミナー/イベント
        • 広報コンテンツ
        • Blogs
      • Culture and Careers
        • Culture and Diversity
        • 採用情報
      • CORPORATE
        • 会社概要
        • Designed with Cadence
        • 投資家情報
        • Leadership Team
        • Computational Software
        • Alliances
        • Corporate Social Responsibility
        • Cadence Academic Network
      • Media Center
        • セミナー/イベント
        • 広報コンテンツ
        • Blogs
      • Culture and Careers
        • Culture and Diversity
        • 採用情報

  • Home
  •   :  
  • The Sound of Cadence
  •   :  
  • 2020
  •   :  
  • Volume 32, May 2020
  •   :  
  • Issue 6

The Sound of Cadence

Volume 32, May 2020

レイアウト設計期間と工数を大きく削減! Hierarchical Metal Fill Database Flowのご紹介
~タイミング考慮メタルフィル設計フローの効果とは~

 

メタルフィルの必要性とその影響

レイアウト設計においてメタル層の粗密により生じる配線膜厚のばらつきは製造工程で大きな問題になります。そのためパターン占有率を均一化する平坦化アプローチとしてメタルフィルは不可欠な技術となってます。ケイデンスではCadence® CMP Predictor (CCP) によるCMPシミュレーションの技術を提供してます。図1にあるように、メタルフィルなしの場合の膜厚は凸凹していますが、メタルフィル追加により、膜厚ばらつきが抑えられて平坦化されています。一方、配線膜厚回路特性を考えた場合、配線近傍にメタルフィルが置かれるため、寄生容量が増加し、タイミング悪化の問題が生じます。タイミングは16nmノードでは35%悪化、10nmノードでは235%悪化する事例があり、7nmや5nmではさらに悪化します。タイミングへの影響を最小にしつつ、パターン占有率を均一化するため、先端ノードではプロセスは複雑化し、それにともないメタルフィル生成ルールもますます複雑化しています。


図1:メタルフィルの必要性とその影響

 

従来設計フローにおける課題

物理設計でメタルフィルを考慮せずにタイミング最適化を行い、その後、配置配線ツールの外部でサインオフのメタルフィルを挿入するフローが従来フロー (図2参照) になります。メタルフィル挿入により、タイミングが悪化するためRC抽出でのスケール・ファクターを適用したとしても、相関性をとるのは困難でタイミングのクローズには多くのイタレーションが必要となります。また先端テクノロジーノードになるにつれ、メタルフィルの影響は大きくなり、メタルフィル生成時間とRC抽出時間も増大するため、設計全体のTAT改善にはイタレーション回数削減だけでなく、1回のイタレーションTAT短縮も課題となります。


図2:従来設計フローにおける課題

 

タイミング考慮メタルフィル設計フロー

ケイデンスは、Innovus (Innovus™ Implementation System) をプラットフォームとしたメタルフィルの影響を考慮した物理設計環境を提供しております。フローはInnovus上でIn-Designサインオフ・メタルフィル考慮によるトータルデザインでのTAT削減を目的としています。
このフローにより1回のイタレーションTAT短縮だけでなく、イタレーション回数自体を削減するため、トータル設計TATを大幅に短縮することが可能になります。本フローは4つの機能、 (1) Innovus上でQuantus™ IVMF (ヴァーチャルメタルフィル)、(2) Pegasus (Cadence® Pegasus™ Verification System) サインオフ・メタルフィル生成、(3) Pegasusインクリメンタル・メタルフィル/QuantusインクリメンタルRC抽出、(4) Pegasusクリティカルネット周辺のメタルフィル削除機能、より構成されています。さらに新しく組み込まれたHierarchical Metal Fill Databaseにより、フィル生成後のデータを簡単に、効率良くハンドリングすることが可能になりました。それぞれ機能の詳細についてご紹介します。


図3:タイミング考慮メタルフィル設計フロー

 

(1)Quantus IVMF (ヴァーチャルメタルフィル)

実メタルフィルのパターンを生成してRC抽出する場合は、メタルフィル生成とメタルフィル込みでのRC抽出の両方が必要なため、メタルフィルなしの実行時間と比較して約3倍の時間を要します。QuantusのIVMF (ヴァーチャルメタルフィル) 機能 (図4 参照) では、仮想的なメタルフィルを設定してRC抽出することで、これらの時間を削減します。仮想的なメタルフィルのため精度が懸念されますが、図4の右プロットに示すように、サインオフ・メタルフィルとヴァーチャルメタルフィルそれぞれでQuantus実行した容量の各ノードは45度線にのりばらつきも小さく良くコリレーションがとれています。また、タイミング解析表より、タイミング違反10個のヴァーチャルメタルフィル結果に対して、サインオフ・メタルフィルでは15個とこちらもコリレーションがよくとれています。実行時間例は、メタルフィルありのフローと比較して、TATは約3倍高速、メモリは半減しています。QuantusのIVMF機能をInnovusのタイミング最適化の初期ステップで適用することで、サインオフ・メタルフィル生成後のタイミングとのミスマッチを最小にすることができます。デザインフローの初期段階でIVMFを使用することで、タイミングクローズのためのイタレーション回数を減らすことができます。


図4:Quantus IVMF(ヴァーチャルメタルフィル)機能

 

(2)Innovus上でPegasusサインオフ・メタルフィル生成機能

ファンダリより認証されたPegasusメタルフィル生成ルールを使用し、add_metal_fill_signoff -fillコマンド実行することで、Innovus上にサインオフ・メタルフィルが生成されます(図5 参照)。生成されたメタルフィルのプロパティはFILLWIREやFILLWIREOPCなど適切に設定されますので、その後のフローで通常のメタルフィルのパターンと同様の取り扱いが可能です。また、メタルフィルと同様にメタルフィル間のダミーヴィアもサポートされています。Hierarchical Metal Fill Database Flow (図6 参照) では、この生成されたメタルフィルをmetal Fill DBとしてInnovusデータベースに保存し、Innovus, Quantus, Pegasusが必要なときにアクセスすることでメタルフィル考慮の処理を可能にします。以前、Innovusにダミーフィルを読み込むフローでは、読み込み時間がかかり、メモリ使用量も増加し、メタルフィルのデータがフラット化するため出力データのサイズ増大、という問題がありました。Hierarchical Metal Fill Databaseでは、メタルフィルデータ階層構造を維持したまま保存されるため、データサイズが約1/3に削減します(図7参照)。またInnovus, Quantus, Pegasusそれぞれが必要なときにアクセスするため、TATは約1.2~3倍改善し、メモリ使用量も平均20%削減されます。metal Fill DB 考慮でRC抽出することで、サインオフと同等のタイミング解析が可能です。そして、タイミング違反の場合はECO実行、再配線、更新したメタルフィルでのRC抽出とタイミング確認が必要になりますが、一連の処理がすべてInnovus上で可能であり、特にECO変更量が少ない場合には、次に紹介するインクリメンタル機能がTAT削減に有効になります。


図5:Innovus上でPegasusサインオフ・メタルフィル生成


図6:Hierarchical DB Flow


図7:評価結果

 

(3)インクリメンタル・メタルフィル生成/インクリメンタルRC抽出機能

先端ノード設計では、1つ1つのジョブ実行に時間を要するため、さまざまなレイアウト工程やツールにおいて変更箇所だけに必要な処理を行うインクリメンタルな処理が必要とされています。メタルフィルにおいても、インクリメンタル処理はTAT削減に重要になります。図6のHierarchical Metal Fill DatabaseのIncremental Dummy FillステップとIncremental Extractionステップがこれに相当します。初期のサインオフ・メタルフィル生成を行い、RC抽出とタイミング解析を行い、ECOを実行すると、ある配線パターンは消えて、ある配線パターンは新しく生成されます。新しく追加された配線パターンは初期メタルフィルとの間にDRC違反を起こしますので、削除が必要になります。また、配線の消えたパターンの空いた領域にはメタルフィルを追加することが必要になります。この一連の処理を実行するのがPegasusのインクリメンタル・メタルフィル生成機能add_metal_fill_signoff -incrementalコマンドになります(図8参照)。この機能は、3つの要望事項を満足しています。1つ目は、ファンダリにより提供されるメタルフィル生成ルールをそのまま適用できること。2つ目はデザイン変更量が少なくなる程、実行時間が削減されること。3つ目は精度です、インクリメンタル機能使用した場合としない場合でタイミング結果はほぼ一致すること。 サインオフ・メタルフィル生成時間と比較してインクリメンタル・メタルフィル機能を適用すると、デザイン変更量が多い場合は約50%に、変更量が少ない場合は約80%と、変更量が少なければ、より短時間で処理が可能になります。RC抽出でも同様に、ネット差異だけでなくメタルフィル差異についてもチェックしてインクリメンタル処理を行います。インクリメンタルRC抽出でも変更量が少なければ、より短時間でRC抽出され、大幅な処理時間の短縮が期待できます。これら2つのインクリメンタル機能により、イタレーション時のTATを大幅に削減します。


図8:Pegasusインクリメンタル・メタルフィル生成機能

 

(4)タイミング違反を修正するクリティカルネット周辺のメタルフィル削除機能

最後はクリティカルネット周辺のメタルフィル削除機能になります。これは、サインオフ・メタルフィルから少しだけメタルフィルを間引くことで、DRC密度ルールやCMP平坦化基準を満たしつつ、タイミング違反を修正する機能になります。以前はダミーフィルをInnovusに読み込み、trimMetalFillNearNetコマンドでクリティカルネット周辺のメタルフィルを削除していましたが、メモリ使用量が増加し、メタルフィルのデータがフラット化するため出力データサイズが増大してしまう、という問題がありました。Hierarchical Fill Database Flowではadd_metal_fill_signoff -trimコマンドに置き換わり、全ての問題が解決されています。図9に示すように、メタルフィル生成後に、タイミング解析でクリティカルネットをみつけて、その周辺のメタルフィルを削除します。クリティカルネットの定義はユーザーによる設定、もしくは、PegasusはInnovusやTempus™ Signoffのタイミングレポートより自動で設定されます。先端ノードでは、同層のメタルフィルだけでなく上下層のメタルフィルの寄生容量の影響が顕著であることがわかっていますので、上下層も削除するオプションが組み込まれています。図9の右上表には、メタルフィルなしでタイミング違反が1個だったものが、メタルフィル生成により26個に増加しましたが、クリティカルネット周辺のメタルフィルを削除することで6個まで削減しています。 “メタルフィル削除してタイミング改善しても、密度違反がでてしまえば元も子もない。”とよく質問されますが、本コマンドには、最小密度をキープする-union_densityオプションが組み込まれ、レイヤー毎にキープしたい最小密度を設定することも可能です。


図9:クリティカルネット周辺のメタルフィル削除機能

 

デザインフローのTAT削減

図10にメタルフィルの種類による1回のイタレーションのTAT比較を示します。ヴァーチャルメタルフィルの場合は、メタルフィルなしの場合よりも約1.2倍、サインオフ・メタルフィルでは約2.5倍TATがかかります。ECO規模にもよりますが、インクリメンタル・メタルフィル生成/インクリメンタルRC抽出機能を適用することで、メタルフィルなしでのTAT以下まで時間短縮されます。この1回のイタレーションTATを基に、実際に設計したときのトータルTATを見積もったグラフが図11です。従来設計フローでは、メタルフィルなしでのInnovusでの最適化が1回とサインオフでのイタレーション19回の計20回と仮定しています。タイミング考慮メタルフィル設計フローでは、ヴァーチャルメタルフィルでのInnovusの最適化が1回とサインオフでのメタルフィルが3回、インクリメンタルが16回の計20回と仮定しています。この例では、設計トータルTATが11日から4日に削減されます。またイタレーション数は計20回と両フローで同じと仮定していますが、タイミング考慮メタルフィル設計フローではタイミングクローズがスムーズに行えるため、イタレーション回数自体も削減できることが期待できます。是非、ケイデンスが提案するタイミング考慮メタルフィル設計フローをご適用いただき、設計期間の短縮にお役立てください。


図10:1回のイタレーションでのTAT削減率


図11:トータルフローでのTAT削減率

 

フィールドエンジニアリング&サービス本部
デジタル&サインオフ
市川 仁子

Latest Issue

Volume 32, May 2020

  • AWRの買収、AWR製品の紹介と新バージョンリリース
  • 次世代FPGAプロトタイピング Protium X1のリモートアクセス機能
  • デバッグサイクル短縮への近道:Indagoプラットフォーム編
  • レイアウト・フロアプラン革命、Innovus Mixed Placer
  • Joulesを用いた冗長電力解析による消費電力削減対策のご紹介
  • 編集後記

Archive

2022 Issues

  • Volume 36, June 2022

2021 Issues

  • Volume 35, November 2021
  • Volume 34, May 2021

2020 Issues

  • Volume 33, Oct 2020
  • Volume 32, May 2020

2019 Issues

  • Volume 31, November 2019
  • Volume 30, July 2019
  • Volume 29, March 2019

2018 Issues

  • Volume 28, October 2018
  • Volume 27, July 2018
  • Volume 26, February 2018

2017 Issues

  • Volume 25, October 2017
  • Volume 24, June 2017
  • Volume 23, February 2017

2016 Issues

  • Volume 22, Oct 2016
  • Volume 21, June 2016
  • Volume 20, April 2016
  • Volume 19, January 2016

この記事に関するお問い合わせ

Fortune 100 Best Companies to Work for 2022

A Great Place to Do Great Work!

Eighth year on the FORTUNE 100 list

Our Culture Join The Team
  • Products
  • カスタムIC/アナログ/RF設計
  • デジタル設計/サインオフ
  • ICパッケージ
  • IP
  • PCB設計/解析
  • システム解析
  • システム設計/検証
  • 全製品(アルファベット順)
  • Company
  • 会社概要
  • Leadership Team
  • 投資家情報
  • Alliances
  • 採用情報
  • Cadence Academic Network
  • Supplier
  • Media Center
  • Events
  • 広報コンテンツ
  • Designed with Cadence
  • Blogs
  • Forums
  • Contact Us
  • 日本 お問合せ
  • カスタマー・サポート
  • メディア関連情報
  • 各国オフィス所在地

ケイデンス配信サービス登録

ケイデンスからの配信サービスに登録されますか?

ケイデンス配信サービス登録

ご登録方法に関するメールをcdsj_info@cadence.comよりお送りします。

© 2022 Cadence Design Systems, Inc. All Rights Reserved.

  • Terms of Use
  • Japan Privacy Policy
  • Privacy
  • US Trademarks