Home
  • 製品
  • ソリューション
  • サポート
  • 会社案内
  • JA JP
    • SELECT YOUR COUNTRY OR REGION

    • US - English
    • China - 简体中文
    • Korea - 한국어
    • Taiwan - 繁體中文

DESIGN EXCELLENCE

  • デジタル設計/サインオフ
  • カスタムIC
  • 検証
  • IP
  • ICパッケージ

SYSTEM INNOVATION

  • システム解析
  • 組み込みソフトウェア
  • PCB設計

PERVASIVE INTELLIGENCE

  • AI/マシンラーニング
  • AI IPポートフォリオ

CADENCE CLOUD

デジタル設計/サインオフ

ケイデンスのデジタル設計/サインオフ検証ソリューションは、早期のデザイン・クロージャーと予測性の高い設計フローを実現し、パワー、パフォーマンス、エリア(PPA)の目標を達成します。

  • 等価性検証
  • Innovusインプリメンテーション/フロアプランニング
  • 機能ECO
  • Low-Power検証
  • 高位/論理合成
  • パワー解析
  • タイミング制約/CDCサインオフ
  • シリコン・サインオフ/検証
  • Library Characterization
  • テスト
  • フロー
  • Achieve best PPA with the next-generation Digital Full Flow solution Learn More
  • Address digital implementation challenges with machine learning Watch Now

カスタムIC/アナログ/RF設計

ケイデンスのカスタム、アナログおよびRF設計ソリューションは、ブロック・レベルおよびミックスシグナルデザインのシミュレーションから自動配線、ライブラリ・キャラクタライゼーションまで、多くのタスクを自動化することで設計TATを短縮できます。

  • 回路設計
  • 回路シミュレーション
  • レイアウト設計
  • レイアウト検証
  • Library Characterization
  • RF / Microwave Solutions
  • フロー
  • Solve analog simulation challenges in complex designs Watch Now
  • See how the Virtuoso Design Platform addresses advanced custom IC and system design challenges Watch Now

システム設計/検証

ケイデンスのVerification Suiteに統合されたシステム設計および検証ソリューションは、シミュレーション、アクセラレーション、エミュレーション、および検証マネージメント機能を提供します。

  • デバッグ解析
  • エミュレーション
  • フォーマル/スタティック検証
  • FPGAプロトタイピング
  • 検証プランニング/マネージメント
  • シミュレーション
  • ソフトウェア・ドリブン検証
  • 検証IP
  • System-Level Verification IP
  • フロー
  • Prototype your embedded software development Watch Now
  • Learn how early firmware development enabled first silicon success at Toshiba Memory Watch Now

IP

様々なアプリケーションに向けたSoC設計をカスタマイズするための広範なIPプラットフォーム。

  • インターフェースIP
  • Denali Memory IP
  • Tensilica Processor IP
  • アナログIP
  • System / Peripherals IP
  • 検証IP
  • Solve the challenges of long-reach signaling with Cadence 112G SerDes IP Watch Now
  • Meeting the needs of 5G communication with Tensilica® ConnX B20 DSP IP Download Now

ICパッケージ

ケイデンスのICパッケージ設計製品は、先進パッケージング、システムのプランニング、相互互換なマルチファブリック設計をサポートし、自動化による効率化と高精度な設計を実現します。

  • Cross-Platform協調設計/解析
  • ICパッケージ設計
  • SI/PI解析統合ソリューション
  • SI/PI解析ポイント・ツール
  • フロー
  • Cadence Design Solutions certified for TSMC SoIC advanced 3D chip stacking technology Learn More
  • Four reasons to avoid multi-layer flip-chip pin padstacks Learn More

システム解析

ケイデンスのシステム解析ソリューションは、高精度な電磁界ソルバーおよびシミュレーション技術を提供し、システムが広範囲な動作条件下で動作することを検証します。

  • See how to improve electrical-thermal co-simulation with the Celsius™ Thermal Solver Watch Now
  • Get true 3D system analysis with faster speeds, more capacity, and integration Watch Now
  • 電磁界解析ソリューション
  • RF / Microwave Design
  • 熱解析ソリューション
  • System Analysis Resources Hub

組み込みソフトウェア

プリント基板設計/解析

ケイデンスのPCB設計ソリューションは、コンポーネント設計とシステムレベルシミュレーションの統合によりコンストレイント・ドリブンな設計フローを提供し、より短時間で予測可能な設計サイクルを実現します。

  • 回路設計
  • PCBレイアウト
  • ライブラリ/設計データ管理
  • アナログ/ミックスシグナル・シミュレーション
  • SI/PI解析統合ソリューション
  • SI/PI解析ポイント・ツール
  • What's New in Allegro
  • What's New in Sigrity
  • RF / Microwave Design
  • フロー
  • Advanced PCB Design & Analysis Blog
  • Watch how to easily tackle complex and cutting edge designs. Learn More
  • Learn why signal integrity analysis needs to be power-aware Watch Now
  • Augmented Reality Lab Tools

AI/マシンラーニング

AI IPポートフォリオ

INDUSTRIES

  • 5Gシステム/サブシステム
  • 航空宇宙/防衛
  • オートモーティブ
  • AI/マシンラーニング

TECHNOLOGIES

  • 3D-IC設計
  • Advanced Node
  • Armベース・ソリューション
  • クラウド・ソリューション
  • Low Power
  • ミックスシグナル
  • フォトニクス
  • RF /マイクロ波設計
See how our customers create innovative products with Cadence Explore Now

サポート

  • サポート・プロセス
  • オンライン・サポート
  • ソフトウェア・ダウンロード
  • プラットフォーム・サポート
  • カスタマー・サポート連絡先
  • Technical Forums

トレーニング

  • カスタムIC/アナログ/RF設計
  • 言語/メソドロジ―
  • デジタル設計/サインオフ
  • ICパッケージ
  • PCB設計
  • システム設計/検証
Stay up to date with the latest software Download Now
24/7 - Cadence Online Support Visit Now

CORPORATE

  • 会社概要
  • Designed with Cadence
  • 投資家情報
  • Leadership Team
  • Computational Software
  • Alliances
  • Corporate Social Responsibility
  • Cadence Academic Network

MEDIA CENTER

  • セミナー/イベント
  • 広報コンテンツ
  • Blogs

CULTURE AND CAREERS

  • Culture and Diversity
  • 採用情報
将来のテクノロジーを進化させるIntelligent System Design™戦略についてはこちらより Learn More
CadenceLIVE 2020、各種ウェビナーのオンデマンド配信はこちらより Explore More
View all Products
  • 製品
    • DESIGN EXCELLENCE
      • デジタル設計/サインオフ
        • 等価性検証
        • Innovusインプリメンテーション/フロアプランニング
        • 機能ECO
        • Low-Power検証
        • 高位/論理合成
        • パワー解析
        • タイミング制約/CDCサインオフ
        • シリコン・サインオフ/検証
        • Library Characterization
        • テスト
        • フロー
      • カスタムIC/アナログ/RF設計
        • 回路設計
        • 回路シミュレーション
        • レイアウト設計
        • レイアウト検証
        • Library Characterization
        • RF / Microwave Solutions
        • フロー
      • システム設計/検証
        • デバッグ解析
        • エミュレーション
        • フォーマル/スタティック検証
        • FPGAプロトタイピング
        • 検証プランニング/マネージメント
        • シミュレーション
        • ソフトウェア・ドリブン検証
        • 検証IP
        • System-Level Verification IP
        • フロー
      • IP
        • インターフェースIP
        • Denali Memory IP
        • Tensilica Processor IP
        • アナログIP
        • System / Peripherals IP
        • 検証IP
      • ICパッケージ
        • Cross-Platform協調設計/解析
        • ICパッケージ設計
        • SI/PI解析統合ソリューション
        • SI/PI解析ポイント・ツール
        • フロー
    • SYSTEM INNOVATION
      • システム解析
        • 電磁界解析ソリューション
        • RF / Microwave Design
        • 熱解析ソリューション
        • System Analysis Resources Hub
      • 組み込みソフトウェア
      • プリント基板設計/解析
        • 回路設計
        • PCBレイアウト
        • ライブラリ/設計データ管理
        • アナログ/ミックスシグナル・シミュレーション
        • SI/PI解析統合ソリューション
        • SI/PI解析ポイント・ツール
        • What's New in Allegro
        • What's New in Sigrity
        • RF / Microwave Design
        • フロー
        • Advanced PCB Design & Analysis Blog
        • Augmented Reality Lab Tools
    • PERVASIVE INTELLIGENCE
      • AI/マシンラーニング
      • AI IPポートフォリオ
    • CADENCE CLOUD
  • ソリューション
      • INDUSTRIES
        • 5Gシステム/サブシステム
        • 航空宇宙/防衛
        • オートモーティブ
        • AI/マシンラーニング
      • TECHNOLOGIES
        • 3D-IC設計
        • Advanced Node
        • Armベース・ソリューション
        • クラウド・ソリューション
        • Low Power
        • ミックスシグナル
        • フォトニクス
        • RF /マイクロ波設計
      • INDUSTRIES
        • 5Gシステム/サブシステム
        • 航空宇宙/防衛
        • オートモーティブ
        • AI/マシンラーニング
      • TECHNOLOGIES
        • 3D-IC設計
        • Advanced Node
        • Armベース・ソリューション
        • クラウド・ソリューション
        • Low Power
        • ミックスシグナル
        • フォトニクス
        • RF /マイクロ波設計
      • INDUSTRIES
        • 5Gシステム/サブシステム
        • 航空宇宙/防衛
        • オートモーティブ
        • AI/マシンラーニング
      • TECHNOLOGIES
        • 3D-IC設計
        • Advanced Node
        • Armベース・ソリューション
        • クラウド・ソリューション
        • Low Power
        • ミックスシグナル
        • フォトニクス
        • RF /マイクロ波設計
      • INDUSTRIES
        • 5Gシステム/サブシステム
        • 航空宇宙/防衛
        • オートモーティブ
        • AI/マシンラーニング
      • TECHNOLOGIES
        • 3D-IC設計
        • Advanced Node
        • Armベース・ソリューション
        • クラウド・ソリューション
        • Low Power
        • ミックスシグナル
        • フォトニクス
        • RF /マイクロ波設計
  • サポート
      • サポート
        • サポート・プロセス
        • オンライン・サポート
        • ソフトウェア・ダウンロード
        • プラットフォーム・サポート
        • カスタマー・サポート連絡先
        • Technical Forums
      • トレーニング
        • カスタムIC/アナログ/RF設計
        • 言語/メソドロジ―
        • デジタル設計/サインオフ
        • ICパッケージ
        • PCB設計
        • システム設計/検証
      • サポート
        • サポート・プロセス
        • オンライン・サポート
        • ソフトウェア・ダウンロード
        • プラットフォーム・サポート
        • カスタマー・サポート連絡先
        • Technical Forums
      • トレーニング
        • カスタムIC/アナログ/RF設計
        • 言語/メソドロジ―
        • デジタル設計/サインオフ
        • ICパッケージ
        • PCB設計
        • システム設計/検証
      • サポート
        • サポート・プロセス
        • オンライン・サポート
        • ソフトウェア・ダウンロード
        • プラットフォーム・サポート
        • カスタマー・サポート連絡先
        • Technical Forums
      • トレーニング
        • カスタムIC/アナログ/RF設計
        • 言語/メソドロジ―
        • デジタル設計/サインオフ
        • ICパッケージ
        • PCB設計
        • システム設計/検証
      • サポート
        • サポート・プロセス
        • オンライン・サポート
        • ソフトウェア・ダウンロード
        • プラットフォーム・サポート
        • カスタマー・サポート連絡先
        • Technical Forums
      • トレーニング
        • カスタムIC/アナログ/RF設計
        • 言語/メソドロジ―
        • デジタル設計/サインオフ
        • ICパッケージ
        • PCB設計
        • システム設計/検証
  • 会社案内
      • CORPORATE
        • 会社概要
        • Designed with Cadence
        • 投資家情報
        • Leadership Team
        • Computational Software
        • Alliances
        • Corporate Social Responsibility
        • Cadence Academic Network
      • MEDIA CENTER
        • セミナー/イベント
        • 広報コンテンツ
        • Blogs
      • CULTURE AND CAREERS
        • Culture and Diversity
        • 採用情報
      • CORPORATE
        • 会社概要
        • Designed with Cadence
        • 投資家情報
        • Leadership Team
        • Computational Software
        • Alliances
        • Corporate Social Responsibility
        • Cadence Academic Network
      • MEDIA CENTER
        • セミナー/イベント
        • 広報コンテンツ
        • Blogs
      • CULTURE AND CAREERS
        • Culture and Diversity
        • 採用情報
      • CORPORATE
        • 会社概要
        • Designed with Cadence
        • 投資家情報
        • Leadership Team
        • Computational Software
        • Alliances
        • Corporate Social Responsibility
        • Cadence Academic Network
      • MEDIA CENTER
        • セミナー/イベント
        • 広報コンテンツ
        • Blogs
      • CULTURE AND CAREERS
        • Culture and Diversity
        • 採用情報
      • CORPORATE
        • 会社概要
        • Designed with Cadence
        • 投資家情報
        • Leadership Team
        • Computational Software
        • Alliances
        • Corporate Social Responsibility
        • Cadence Academic Network
      • MEDIA CENTER
        • セミナー/イベント
        • 広報コンテンツ
        • Blogs
      • CULTURE AND CAREERS
        • Culture and Diversity
        • 採用情報

  • Home
  •   :  
  • The Sound of Cadence
  •   :  
  • 2018
  •   :  
  • Volume 27, July 2018
  •   :  
  • Issue 3

The Sound of Cadence

Volume 27, July 2018

Tempus-ECO ver.18.1最新機能のご紹介
~ Multi-Level Clock Skewing ~


今回は2018年5月にリリースされたTempus™ Timing Signoff Solution ver.18.1のECO新機能、「Multi-Level Clock Skewing」についてご紹介いたします。

Tempus-ECOをよくご存じない方のために、本編に入る前にTempus-ECOはどのようなことができるのか簡単にご説明いたします。

Tempus-ECOとは

Tempus-ECOは約6年前にリリースされた機能です。P&Rツールで最適化を行ったデザインに対して、サインオフ・レベルの精度でタイミング検証し、その結果に基づいてタイミング改善を行うという目的で開発されました。

リリース直後は「MS ECO」という呼び名でしたが、Encounter Timing System™ (ETS)からTempus Timing Signoff Solutionへツール名が変更されたことに伴い、途中で「Tempus-TSO」、最終的には「Tempus-ECO」と名称を改めました。リリース直後の「MS ECO」では、コマンドに設定できるオプションの数、すなわち引数は16個でしたが、その後、着実に機能追加を行い、最新版ver.18.1の「Tempus-ECO」で設定できる引数は64にまで増えています。
ver.18.1の「Tempus-ECO」でできる代表的な機能と特徴を一覧にすると以下のようになります。
 

修正・改善対象項目
タイミング (Setup/Hold/Recovery/Removal) エリア(面積)

DRV (max_transition/max_capacitance)

リーク・パワー

クロストーク・グリッチ・ノイズ

ダイナミック・パワー

 

特徴および機能

サインオフ精度遅延計算・SI解析エンジン

階層およびフラットのECOカード作成

分散処理およびコンカレントMMMC

Master/Clone(繰り返しインスタンス)対応

Innovus上での実行およびスタンドアロン実行

SmartScope 階層ECO(*1)

インプリツールと同じ“Common Timing Engine”

Incremental最適化

グラフベース、パスベース最適化

Incremental最適化後のsetupリカバリ処理

修正不可時の理由を出力

Hold最適化中の“Surgical” Setup最適化

物理レイアウト考慮 (LEF/DEF入力)

Clock SkewingによるSetup最適化

先端ノード対応のDRCクリーンな配置指示

リーク・パワーとダイナミック・パワーの同時最適化

配線混雑考慮

リーク、ダイナミック・パワー最適化の重みづけ

配線経路直下バッファリング

ダミー・ロード・セルによるHold修正

各End Pointへのマージン設定

SOCVベースの最適化

DRVルールへのマージン設定

最長実行時間の指定

クロックのDRV修正

 

 

手作業によるECO

多くの場合、配線収束およびタイミング収束に目処がついた時点で、自動P&R/ECOステップを終了し、DRC違反やタイミング違反を手修正していく段階に入ります。タイミング修正については、最終手段としてクロック遅延を修正することになりますが、数多くのSDCモードやコーナ条件のそれぞれでタイミングを満足させなければなりませんので、なかなか容易ではありません。時には、修正するタイミング・パスから分岐した複数のEnd Pointへの影響も考慮する必要がでてきます。これらを踏まえて、タイミング・レポートと対峙しながら、ECOカードを作ることになります。

この作業はデザイン規模が大きく、かつSDCモードやコーナ条件が多いと非常に労力を要する作業となります。また、複数パスのタイミング修正を行う際に、共通する適切なECO箇所を発見できれば、最小限の面積増加・消費電力増加で済みますが、解析が難しい場合は、それぞれのパス毎の対応となることも多々あります。

このような煩雑で難解な手修正作業を大幅に減らし、かつスマートなECOカードを簡単に作成できたら、設計効率が大幅に改善されるかと思いますが、皆様いかがでしょうか? Tempus-ECOは「Surgical Setup最適化」と「Clock Skewing」機能でお手伝いすることができます。

Surgical Setup 最適化

あるタイミング・パスのHold最適化を行う際に、該当パスから分岐している他方のEnd PointのSetupが辛うじてMetしているような状態においては、Hold最適化ができない場合があります。(図1)

ここではFF1とFF3のタイミング・パスのHoldのスラックが-20psとなっており、この点が最適化対象なのですが、分岐したFF2のSetupのスラックがちょうど0psとなっています。FF1とFF3の間にディレイ・バッファ挿入を行うと、配線経路や挿入したセルのピン容量の変化によってFF2でSetup違反となってしまう場合が想定されます。見積もりによって新しくSetup違反を生じてしまうような場合、Tempus-ECOはデフォルトでHold最適化を行いません。

Tempus-ECOはこのようなタイミング・パスを自動で検知し、先行してFF2のSetup最適化を部分的に実行します。(図2)

FF2のSetupに余裕を持たせた後に、FF3のHold違反を修正します。(図3)
 

 

このようなピン・ポイントのSetup最適化処理を腕の良い医者が行う外科手術になぞらえて、「Surgical Setup 最適化」や「Surgical ECO」と呼んでいます。
従来は手修正によって改善を行っていたこのようなタイミング・パスですが、Tempus-ECOでは処理をすべて自動で行わせることができます。もちろん、他のSDCモード条件やコーナ条件を考慮しての最適化です。

※この機能は2014年リリースのver.14.2よりサポートしており、お客様より大変好評を得ています。Tempus-ECOが選ばれる大きな理由の1つとなっています。

Multi-Level Clock Skewing (ver.18.1 新機能)

さて、ここからが本編となります。Clock Skew調整を行ってのSetupタイミング最適化は以前よりサポートしておりましたが、その手法は修正対象のFFの前段にバッファ挿入する方法のみでした。(図4)

しかしながら、ver.18.1のClock Skewingではクロック・ツリーの中間でもバッファ挿入(インバータ・ペア挿入)や、バッファサイズの変更を行わせることができます。(図5)

これを「Multi-Level Clock Skewing」と呼んでいます。
 

(図4)FFの前段にバッファ挿入(赤)のみ

(図5)ツリー中間でのサイズ変更(黄)やバッファ追加

 

この機能により、より少ない面積増加で、より効果的なSetup最適化が実現できます。
いくつかの実例を以下にお見せいたします。
 

Design 1:
1.8GHz High Speed Core
WNS
(ps)
TNS
(ps)
違反
パス数
ECO
処理数
初期タイミング結果 -11 -30 6  
他社ツール -6 -9 2 400
Multi-Level clock skewing適用結果 0 0 0 16resizes

 

「Design 1」は1.8GHzで動作するハイスピード・コアです。こちらのお客様は他社ツールを用いて、Skew調整によるタイミング最適化を試行していましたが、わずか6つの違反に対して400のECOカードがを作成されましたが、タイミング違反を完全に取り除くことはできませんでした。ここでTempus-ECOのMulti-Level Clock Skewingを試していただいたところ、ツリー中間のバッファを16個サイズ変更するだけで、簡単にタイミング違反を取り除くことができました。

 

Design 2:
3GHz High Speed Core
WNS
(ps)
TNS
(ns)
違反
パス数
ECO
処理数
初期タイミング結果 -17 -1.93 755  
Default clock skewing適用結果 -15 -9 453 2976
Multi-Level clock skewing適用結果 -5 -0.11 86 2566

 

「Design 2」は3GHzで動作するハイスピード・コアです。FFの前段のみにバッファ挿入する以前の最適化手法と比較して、Multi-Level Clock Skewingでは更なる改善を少ないECO処理数で実現することができております。

まとめ

手修正による最適化が必要だったClock Skew調整を、ツリー中間でのバッファ挿入やサイズ変更も含めて、すべて自動で処理を行うことができるようになりました。
煩雑で長時間を要していた手修正によるタイミング改善を「Surgical ECO」や新機能「Multi-Level Clock Skewing」で大幅に削減することができます。
製品の市場投入までのリード・タイムを大幅に短縮できるTempus-ECOをこの機会にぜひお試しいただければと思います。

Tempus-ECOは他にもお役に立てる様々な機能を鋭意開発しております。今後、弊社Webサイトやセミナーなどで発信してまいりますので、よろしくお願いいたします。

CDNLive Japan 2018

(*1)Tempus-ECOの代表的な機能の中に「SmartScope™階層ECO」がございます。こちらは大規模デザインにおける階層タイミングECOのソリューションであり、デザイン収束性の向上と短TATを実現します。

本機能を用いた事例を2018年7月20日(金)に開催いたしますCDNLive Japan 2018にて、株式会社ソシオネクスト 共通テクノロジ開発統括部 第二設計技術部 清水俊仁様にご講演いただく予定となっております。この機会にぜひご聴講いただけますようお願いいたします。

CDNLive Japan 2018の詳細およびご登録はこちらからお願いいたします。

皆様のご参加をお待ちしております。

 

フィールドエンジニアリング&サービス本部

デジタル&サインオフ

小湊 丈寛

 

この記事に関する問い合せ先:

コーポレート・マーケティング部
E-mail:cdsj_info@cadence.com

Latest Issue

Volume 27, July 2018

  • ハイパフォーマンス・コンピューティングとコンシューマ機器に向けた次世代のメモリ規格DDR5に対応するケイデンスのIP
  • CDNLive Japan 2018開催のご案内
  • 編集後記
  • Innovus 18.1: 待望のメジャー・アップデート、遂にリリース! ~業界をリードするデジタル設計ソリューションの新機能を搭載~
  • ダミーフィルの影響をインデザインで解消 – Virtuoso IPVS SignOff Fill & Density Analysis
  • 新時代の幕開け、アドバンストメソドロジ対応ツール Virtuoso ICADVM18.1
  • アナログIC用信頼性考慮設計ソリューション「 Legato Reliability Solution 」
  • 車載電子システム向け機能安全メソドロジ
  • オートモーティブ電子システムデザイン・セミナー開催レポート
  • 東アジアのお客様は英語の資料を要求してきましたよ

Archive

2020 Issues

  • Volume 33, Oct 2020
  • Volume 32, May 2020

2019 Issues

  • Volume 31, November 2019
  • Volume 30, July 2019
  • Volume 29, March 2019

2018 Issues

  • Volume 28, October 2018
  • Volume 27, July 2018
  • Volume 26, February 2018

2017 Issues

  • Volume 25, October 2017
  • Volume 24, June 2017
  • Volume 23, February 2017

2016 Issues

  • Volume 22, Oct 2016
  • Volume 21, June 2016
  • Volume 20, April 2016
  • Volume 19, January 2016

メール配信サービス希望連絡先

A Great Place to Do Great Work!

Sixth year on the FORTUNE 100 list

Our Culture Join The Team
  • Products
  • カスタムIC/アナログ/RF設計
  • デジタル設計/サインオフ
  • ICパッケージ
  • IP
  • PCB設計/解析
  • システム解析
  • システム設計/検証
  • 全製品(アルファベット順)
  • Company
  • 会社概要
  • Leadership Team
  • 投資家情報
  • Alliances
  • 採用情報
  • Cadence Academic Network
  • Supplier
  • Media Center
  • Events
  • 広報コンテンツ
  • Designed with Cadence
  • Blogs
  • Forums
  • Contact Us
  • 日本 お問合せ
  • カスタマー・サポート
  • メディア関連情報
  • 各国オフィス所在地

ケイデンス配信サービス登録

ケイデンスからの配信サービスに登録されますか?

ケイデンス配信サービス登録

ご登録方法に関するメールをcdsj_info@cadence.comよりお送りします。

© 2021 Cadence Design Systems, Inc. All Rights Reserved.

Terms of Use Japan Privacy Policy Privacy US Trademarks
Connect with us