Yokohama, 18 Nov 2021
要旨：
- ケイデンスの次世代マルチチップ設計ソリューションIntegrity 3D-IC、シリコンおよびパッケージのプランニング、インプリメンテーション設計環境にシステム解析およびサインオフ解析ソリューションを統合し、システムレベルでPPA最適化を可能に
- ネイティブな3Dパーティショニングフローにより、メモリーオンロジック3D積層デザイン構成の生成を自動化、3D積層デザインのPPAを向上
- 次世代ハイパースケールコンピューティング、モバイル、自動車、AIアプリケーションの開発に向け、Cadence Integrity 3D-ICプラットフォームおよびSamsung Foundryのマルチダイ実装フローを容易に導入することが可能
ケイデンス・デザイン・システムズ社（本社 米国カリフォルニア州サンノゼ市、以下、ケイデンス ）は、１１月１７日（米国現地時間）、Samsung Advanced Foundry Ecosystem (SAFE™) の共同パートナーとして、Cadence® Integrity™3D-ICプラットフォームの2D-to-3D ネイティブ3DパーティショニングフローがSamsung Foundry向けに認証されたことを発表しました。お客様は、この新しい設計フローを使用することにより、既存の2Dデザインを3Dメモリーオンロジック積層デザイン向けにパーティショニングし、ホモジニアス（同種）3D積層により、元の2Dデザインと比較してPPA (Power, Performance, Area) を向上することが可能です。本設計フローにより、3D-ICシステムのプランニング、分割したデザインに対するロバストなインプリメンテーション、早期解析機能がサポートされ、次世代ハイパースケールコンピューティング、モバイル、自動車、AIなど複雑なアプリケーションを開発するお客様に最適な開発環境を提供します。
RAMへのアクセスがCPUの実行速度に追いつけなくなると、メモリーの待ち時間が原因でシステム全体のパフォーマンス低下を招きます。これを打開する方法は、ホモジニアス積層構成によりロジックの上層部にメモリーを配置することです。同じパッケージに実装することによって、配線長と実装エリアが削減され、その結果メモリーアクセスが高速になり、CPUコアのパフォーマンス向上に役立ちます。
Integrity 3D-ICプラットフォームの3Dパーティショニング機能により、メモリーマクロとスタンダードセルを分離し、3Dホモジニアス積層により異なる2つのダイに配置します。自動化フローが3D積層向けにパーティショニングと完全なインプリメンテーションを行い、それと同時にマクロとスタンダードセル間の接続を行います。各ダイの構成が完了した後、Integrity 3D-ICプラットフォームにより、バンプのプランニング、インプリメンテーション、他のダイとの協調設計、熱やパワーの早期解析、STA (static timing analysis) が可能になり、システムとパッケージの実装を進めることができます。
Samsung Electronics社コメント
Sangyun Kim氏 (vice president of Foundry Design Technology Team)
「3D-IC構成の検討において自動パーティショニングに対する様々な要求に対応する設計者は、ケイデンスの新製品Integrity 3D-ICプラットフォームのネイティブ3DパーティショニングフローをベースにSamsung FoundryのMDIリファレンスフローでサポートされる独自の機能を利用し、チップ積層のさまざまな影響を確認できます。今回成功を収めたケイデンスとSamsungの協業により、3D積層デザインのパーティショニング、インプリメンテーション、解析が可能となり、システム全体のパフォーマンスを向上しながら消費電力とエリアの最適化が可能になります。」
ケイデンス・コメント
Vivek Mishra (corporate vice president, Product Engineering in the Digital & Signoff Group)
「Samsung Foundryと継続している協業を通じて、マルチダイのインプリメンテーションに関するイノベーションに取り組み、自動ネイティブ3Dパーティショニングフローの提供に向け協力してきました。Samsung Foundryのマルチダイ向け先進パッケージング技術とケイデンスのIntegrity 3D-ICプラットフォームを組み合わせることによって、ロバストなマルチダイ開発ソリューションを両社のお客様に提供します。」
Integrity 3D-ICプラットフォームは、共通コックピットとデータベース、プランニングシステム、シームレスなインプリメンテーションツール、システムレベル解析機能、使い勝手のよいユーザインターフェイス、Virtuoso® Design EnvironmentおよびAllegro® パッケージング設計テクノロジーとの協調設計環境を提供します。また、本プラットフォームには、Voltus™ IC Power Integrity Solution for power delivery network (PDN) analysis、Celsius™ Thermal Solver for 3D thermal analysis、Tempus™ Timing Signoff Solution for 3D signoff timing、Pegasus™ Verification System for system layout-versus-schematic (LVS) など、広範なCadence 3D-ICソリューションポートフォリオが含まれています。Integrity 3D-ICプラットフォームに関する詳細については、 www.cadence.com/go/Integrity3DICprをご参照ください。
ケイデンスについて
ケイデンスは30年以上にわたり蓄積した演算ソフトウェア（computational software）の専門知識を基盤とする電子設計業界のリーダーです。Intelligent System Design戦略のもと、設計コンセプトを実現するためのソフトウェア、ハードウェア、IPを提供しています。ケイデンスのお客様は、世界で最も革新的な企業であり、コンシューマー、ハイパースケールコンピューティング、5G通信、自動車、モバイル、航空宇宙、産業、ヘルスケアなど、最もダイナミックな市場アプリケーションに向けて、チップからボード、システムに至るまで、卓越した電子製品を提供しています。フォーチュン誌は7年連続で、ケイデンス社を「働きがいのある会社ベスト100」に選出しています。ケイデンスに関する詳細についてはcadence.comをご参照ください。
© 2021 Cadence Design Systems, Inc.All rights reserved worldwide.Cadence, the Cadence logo and the other Cadence marks found at www.cadence.com/go/trademarks are trademarks or registered trademarks of Cadence Design Systems. All other trademarks are the property of their respective owners.
お問合せ先