ケイデンス、AWR Design Environment 最新バージョンをリリース、 RF設計を強化

要旨：

• AWR Design Environment Version 16のリリースにより、5G無線、コネクテッドカー、レーダーなどのシステムや半導体の開発に向けたヘテロジニアステクノロジー開発を強化
• AWRソフトウェアで開発されたカスタムRFやミリ波 IPを様々なケイデンスの設計プラットフォーム上でアクセスすることが可能となり、無線システムの開発全体に対してシームレスな設計ソリューションを提供
• IC、パッケージ、PCBにわたる RF設計ワークフローの基盤が強化され、設計TAT（ターンアラウンドタイム）を短縮し、厳しい市場投入スケジュールに対応
• FEA（有限要素法）ソルバーテクノロジーの統合環境により、ほぼリニアなスケーラビリティと対応回路規模に対応する高精度なマルチフィジックス (EM、熱) システム解析環境を提供

ケイデンス・デザイン・システムズ社（本社 米国カリフォルニア州サンノゼ市、以下、ケイデンス ）は、6月22日（米国現地時間）、異なる設計プラットフォーム間の相互運用性を備えた革新的な設計環境を提供する新バージョンAWR Design Environment^® Version 16 (V16) を発表しました。業界をリードするCadence^® Virtuoso^® 設計プラットフォームおよびPCB・ICパッケージ設計プラットフォームAllegro^®を使用したヘテロジニアスなテクノロジーの開発に対応し、RF やミリ波IPの統合をサポートします。また、新バージョンV16では、Clarity^™ 3D Solver、Celsius^™ Thermal Solverともシームレスに統合され、大規模で複雑なRFシステムの電気・熱性能解析における対応回路規模の制限がなくなります。Microwave Office^® 回路設計ソフトウェアを含む新しいAWR Design Environmentを活用することにより、5G無線、 コネクテッドカー、レーダーなどのシステムや半導体を効率的に設計することが可能になり、開発TATが短縮されます。新バージョンV16が提供するプラットフォームとソルバーの統合により、競合するワークフローと比較してTATを最大で50%短縮できます。

AWR Design Environment® Version 16に関する詳細についてはwww.cadence.com/go/AWRV16をご参照ください。

ケイデンス・コメント

Vinod Kariat (corporate vice president of research and development)

「お客様は、競争が熾烈な5G/無線市場で勝つために、単にチップレベルの開発だけではなく、システム全体をカバーする網羅的なRF設計ワークフローをサポートするソリューションを求めています。AWR Design Environment V16リリースにより実現したRFワークフローの進化により、設計データとソフトウェアIPが共有され、製品間でシームレスに転送される、というかたちで基盤が強化されました。包括的なケイデンス製品のもと、新バージョンで実現された高度なレベルでのRF統合環境により、エンジニアリングチームの生産性を劇的に向上します。」

RF統合と技術生産性を向上させるためには、設計プラットフォーム間の相互運用性は非常に重要な問題です。AWR Design Environment、Virtuoso、Allegroの各プラットフォーム間で設計データをシームレスに共有することで、RF設計チームと製造レイアウトチーム間のすれ違いが解消され、貴重なエンジニアリングリソースを節約でき、開発スケジュールにプラスの影響が与えられます。V16リリースでは、詳細な電磁界 (EM) 解析、熱解析を組み込むことで、開発TATを最短で1/3に短縮できます。

本リリースの主要機能は以下の通りです。

• Allegro環境との統合: PCBやICパッケージ設計フローとの製造互換性やRF統合を実現
• Virtuoso環境との統合: RFのフロントエンド設計IPにMicrowave Officeを活用し、ICやモジュールの統合に向けてVirtuoso Layout Suiteを組み合わせて使用可能
• Clarityとの統合: モジュールパッケージングやフェーズドアレーの給電ネットワークなど大規模なRF構造を有するデザインの検証に向けたEM解析を実行可能
• Celsiusとの統合: モノリシックマイクロ波IC (MMIC)、PCBの高電力RFアプリケーションの熱解析を実行可能
• AWRテクノロジーの強化:  設計自動化の強化および有限要素法解析 (FEA) ソルバーパフォーマンスの向上によりRF IPの開発を加速

HRL Laboratories社コメント

Florian Herrault氏 (Group leader, Advanced Packaging Solutions)

「EMソルバーテクノロジーを搭載したAWR Design Environment、Allegro PCB/SiP、Virtuoso RFなどケイデンスの各プラットフォームは、当社のRF/ミリ波 MMIC、RFIC、さらにマルチチップ2.5/3Dパッケージング技術の開発に不可欠です。設計チームは、ケイデンスのRFソリューションによって得られたパフォーマンスと生産性の向上に大変満足しています。当社のIC、パッケージ、ボード開発チームがMicrowave Officeで作成したRF IPの共有機能により、設計全体にかかる時間を大幅に短縮でき、最高品質の製品をより早く市場に投入することが可能になります。」

今回発表されたAWR Design Environment V16はケイデンスのIntelligent System Design^™ 戦略を支えるものであり、卓越した完成度の高いSoC (システムオンチップ) デザインの開発やシステム開発の革新を可能にします。V16プラットフォームはすでにリリースされており、ダウンロード可能です。

ケイデンスについて

ケイデンスは30年以上にわたり蓄積した演算ソフトウェア（computational software）の専門知識を基盤とする電子設計業界のリーダーです。Intelligent System Design戦略のもと、設計コンセプトを実現するためのソフトウェア、ハードウェア、IPを提供しています。ケイデンスのお客様は、世界で最も革新的な企業であり、コンシューマー、ハイパースケールコンピューティング、5G通信、自動車、モバイル、航空宇宙、産業、ヘルスケアなど、最もダイナミックな市場アプリケーションに向けて、チップからボード、システムに至るまで、卓越した電子製品を提供しています。フォーチュン誌は7年連続で、ケイデンス社を「働きがいのある会社ベスト100」に選出しています。ケイデンスに関する詳細についてはcadence.comをご参照ください。

© 2021 Cadence Design Systems, Inc.All rights reserved worldwide.Cadence, the Cadence logo and the other Cadence marks found at www.cadence.com/go/trademarks are trademarks or registered trademarks of Cadence Design Systems, Inc.   All other trademarks are the property of their respective owners.