ケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下、ケイデンス）は、11月6日(米国現地時間) 、業界初のスタティックタイミング/シグナルインテグリティ解析およびパワーインテグリティ解析を包括的に統合させた新しいソリューションTempus™ Power Integrity Solutionを発表しました。これによりエンジニアは7nm以下のプロセスにおいて信頼性の高いデザインを開発することが可能になります。Tempus Power Integrity Solutionは、市場で広く採用されているCadence Tempus Timing Signoff SolutionおよびVoltus™ IC Power Integrity Solutionを統合した包括的なサインオフツールです。お客様は、この新しいツールを使用することにより、サインオフ品質を低下させることなく、パワーおよびエリアを向上しながら、IRドロップによるデザインマージンを大きく低減することができます。先行使用事例では、Tempus Power Integrity SolutionがIRドロップのエラーを正確に特定することによってテープアウト前にシリコンの動作不良を回避し、最大周波数を最大で10%向上することができました。
新しいTempus Power Integrity Solutionは、既に市場で実績のあるCadence Tempus Timing Signoff SolutionとVoltus IC Power Integrity Solutionサインオフエンジンを統合することで、IRドロップがタイミングに与える全体的な影響を評価することが可能になり、デザインクロージャーを加速し、開発工数を削減できます。
「IRドロップ解析は、特に抵抗の高い下層メタルレイヤーを使用する最近の高速チップにおいてますます不可欠で重要なサインオフテクノロジーです。Tempus Power Integrity Solutionを評価したところ、 ケイデンスの統合手法を使用することによって、従来のベクターベースのフローと比較し、妥当な計算時間でカバレージが向上していることがわかりました。」
ケイデンス コメント
Chin-Chi Teng (Senior vice president and general manager of the Digital & Signoff Group) ：
「我々がRTL-to-GDSソリューションの統合に関して継続的に取り組んできた結果、業界で先例のない新機能をお客様にお届けし、より卓越した完成度の高いデザインを開発することを可能にしました。Tempus Power Integrity Solutionは、IRドロップに大きく影響を受けるタイミングの問題を解決します。さらに、ケイデンスの統合サインオフエンジンにより、高速で使い勝手のよいソリューションをお客様にお届けします。」
Tempus Power Integrity Solutionは、ケイデンスの広範なデジタルインプリメンテーションおよびサインオフフルフローの一環として開発され、デザインクロージャーへの最速パスと優れた予測性をお客様に提供します。新ツールは、ケイデンスのIntelligent System Design™戦略を支えるものであり、完成度の高い先端ノードシステムオンチップ (SoC) を開発することを可能にします。
