ケイデンス、サインオフタイミングを考慮したIRドロップ解析を実現する Tempus Power Integrity Solutionを発表

要旨:

• 7nm以下のプロセスで信頼性の高い包括的なサインオフに向けてパワー解析およびSTAを統合した業界初のパワーインテグリティソリューション
• 先端ノードで開発される低電圧デザインにおいて、IRドロップに関わる設計マージンを削減し、サインオフ品質を低下させることなくパワーとエリアを向上
• 独自のベクターレスアルゴリズムを活用し、ワーストケースのパワースイッチングイベントを捉え、実行時間を増加させることなくIRドロップ解析の信頼性を向上
• テープアウト前に実シリコンの動作不良を自動的に特定し修正することが可能

ケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、以下、ケイデンス）は、11月6日(米国現地時間) 、業界初のスタティックタイミング/シグナルインテグリティ解析およびパワーインテグリティ解析を包括的に統合させた新しいソリューションTempus™ Power Integrity Solutionを発表しました。これによりエンジニアは7nm以下のプロセスにおいて信頼性の高いデザインを開発することが可能になります。Tempus Power Integrity Solutionは、市場で広く採用されているCadence Tempus Timing Signoff SolutionおよびVoltus™ IC Power Integrity Solutionを統合した包括的なサインオフツールです。お客様は、この新しいツールを使用することにより、サインオフ品質を低下させることなく、パワーおよびエリアを向上しながら、IRドロップによるデザインマージンを大きく低減することができます。先行使用事例では、Tempus Power Integrity SolutionがIRドロップのエラーを正確に特定することによってテープアウト前にシリコンの動作不良を回避し、最大周波数を最大で10%向上することができました。

Cadence Tempus Power Integrity Solutionに関する詳細については、www.cadence.com/go/TempusPIprをご参照ください。

新しいTempus Power Integrity Solutionは、既に市場で実績のあるCadence Tempus Timing Signoff SolutionとVoltus IC Power Integrity Solutionサインオフエンジンを統合することで、IRドロップがタイミングに与える全体的な影響を評価することが可能になり、デザインクロージャーを加速し、開発工数を削減できます。

その他主要な機能は以下の通りです:

• IRドロップに関する設計マージンを削減しパワーとエリアを改善: インテリジェントなアクティビティ生成、およびIRドロップのタイミングに対する影響を直接計算することによりマージンを余分に取ることなくパワーとエリアを最適化
• 網羅的なサインオフカバレッジ: ベクターレスアクティビティ生成により、電圧の影響を受けやすいパス上の潜在的な動作不良シナリオを探索し、完全なカバレージを提供するアクティビティベクタを自動生成、サインオフIRドロップ解析の信頼性を向上
• 独自のベクターレスアルゴリズムにより電圧の影響を受けやすいパスを特定: マシンラーニング (ML) テクノロジを活用して開発された感度解析を独自のアルゴリズムと組み合わせ、IRドロップの影響を受ける可能性のあるクリティカルパスを効率的に特定。Tempus Power Integrityのメソドロジにより、処理時間がかかる網羅的なベクターを使用することなくIRドロップ解析のカバレッジを向上
• 潜在的なIRドロップのエラーを特定し修正: 電圧の影響を受けやすい高リスクな動作不良シナリオを把握することで、設計者はデザインサイクルの早期に潜在的な問題を見つけ自動的に修正することが可能
   

Arm社コメント

Marlin Frederick氏 (Jr., Fellow, Physical Design Group)：

「IRドロップ解析は、特に抵抗の高い下層メタルレイヤーを使用する最近の高速チップにおいてますます不可欠で重要なサインオフテクノロジーです。Tempus Power Integrity Solutionを評価したところ、 ケイデンスの統合手法を使用することによって、従来のベクターベースのフローと比較し、妥当な計算時間でカバレージが向上していることがわかりました。」

ケイデンス コメント

Chin-Chi Teng (Senior vice president and general manager of the Digital & Signoff Group) ：

「我々がRTL-to-GDSソリューションの統合に関して継続的に取り組んできた結果、業界で先例のない新機能をお客様にお届けし、より卓越した完成度の高いデザインを開発することを可能にしました。Tempus Power Integrity Solutionは、IRドロップに大きく影響を受けるタイミングの問題を解決します。さらに、ケイデンスの統合サインオフエンジンにより、高速で使い勝手のよいソリューションをお客様にお届けします。」

Tempus Power Integrity Solutionは、ケイデンスの広範なデジタルインプリメンテーションおよびサインオフフルフローの一環として開発され、デザインクロージャーへの最速パスと優れた予測性をお客様に提供します。新ツールは、ケイデンスのIntelligent System Design™戦略を支えるものであり、完成度の高い先端ノードシステムオンチップ (SoC) を開発することを可能にします。