2018年10月にリリースされた新しいVirtuosoプラットフォーム, Virtuoso® IC618, Virtuoso® ICADVM18は、IC設計環境に加えパッケージやボード設計環境とリンクする統合的な設計環境へと進化しました。
また、電気的特性を考慮する設計手法Electrically Aware Designに加えて、業界初のシミュレーションドリブン・レイアウト設計手法を確立し、レガシーまたは先端プロセスどちらにおいても設計の手戻りを削減でき、設計期間の短縮を可能にします。
本セミナーでは、新しいVirtuosoプラットフォームに新しく追加された機能や先進的なメソドロジーについてご紹介します。お忙しい折とは存じますが、是非、ご出席くださいますようお願い申し上げます。
主 催: |
日本ケイデンス・デザイン・システムズ社
イノテック株式会社 ICソリューション本部 |
---|
日 時: |
2018年11月29日(木) 13:00 - 17:00(受付開始 12:30) |
---|
会 場: |
イノテックビル 2階 セミナールーム
横浜市港北区新横浜3-17-6 |
---|
費 用: |
無料 |
---|
プログラム: |
13:00
|
13:05 |
ご挨拶 |
日本ケイデンス・デザイン・システムズ社 社長 金子 敏文 |
13:05
|
14:10 |
Virtuoso IC618/ICADVM18 Overview
|
米国ケイデンス
Product Management Director, Analog/Custom Marketing
Yuval Shay
Virtuoso IC61シリーズの最新版である、Virtuoso IC618において新しく追加された機能や強化改善された機能をご紹介します。
Virtuoso ICADVM18においては、全てのプロセスにおいて設計期間の短縮を可能にするConcurrentなLayout設計手法や、業界初のSimulation Driven Layout設計手法が搭載されました。
このセッションでは、Virtuoso IC618,Virtuoso ICADVM18 Updateにおける新しい機能をご紹介します。
|
14:10
|
14:30 |
アナログ設計の自動化への取り組み |
日本ケイデンス
フィールドエンジニアリング&サービス本部
テクニカル・セールスリード
内藤 美紀
アナログデザインの自動設計に向けて、新しい取り組みが始まりました。設計初期段階からチップ全体の配置プランニングを可能にする仮想階層構造を用いた新しいプランニング手法が確立されました。
また、実配線前に配線経路の自動見積もりや配線混雑度の自動解析を行う機能が加わり、設計の初期段階から精度の高いチップ全体のプランニングが可能になりました。
このセッションでは、デモを交えて、自動化機能を取り入れた新しいアナログ設計の手法をご紹介します。
|
14:30
|
14:40 |
コーヒー・ブレイク |
|
14:40
|
15:00 |
Virtuoso Advanced Methodology |
日本ケイデンス
フィールドエンジニアリング&サービス本部
アプリケーション・エンジニア
五月女 和博
Virtuoso ICADVM18.1には、設計期間の短縮を可能にする新しいメソドロジーが搭載されています。その一つに、コンカレントなレイアウト設計手法があります。複数のユーザーが同時に1つのLayoutデータを編集できるようになりChip Finishing やDRC Fixing 等の作業の効率化に貢献できます。
このセッションでは、新しく搭載された先進的なメソドロジーをご紹介します。
|
15:00
|
16:15 |
Virtuoso RF Solution on Muti-Technology Packaging |
(プレゼンテーション担当)
日本ケイデンス
フィールドエンジニアリング&サービス本部
テクニカル・セールスリード
人見 忠明
(デモンストレーション担当)
米国ケイデンス
Product Engineering Director
Sutirtha Kabir
IC/パッケージ/PCBの設計環境をVirtuosoに統合した新しい統合設計環境が開発されました。
IC設計、パッケージ設計、PCB設計の同時並行設計を実現するだけでなく解析モデルやSigrityからの配線寄生モデルをVirtuosoベースで一括管理することによりIC設計からPCB設計まで、一体となったSimulation環境を提供いたします。また、RFチップの設計に向け、ICレベルでのフィールドソルバを用いた抽出フローが新たに追加されました。
このセッションでは、新しい統合設計環境を用いた Virtuoso RF Solutionをご紹介します。
|
16:15
|
17:00 |
先端プロセス 7nm/5nmへの対応
|
米国ケイデンス
Sr Software Engineering Manager, CPG PE
石川 浩
Virtuoso ICADVM18.1は、7nm/5nm等、最先端プロセスでの設計に必要な機能も搭載しています。先端プロセスにおいては、デバイス構造が特殊な上デザインルールが複雑となり、ツールによるサポートが必要になります。
このセッションでは、先端プロセスの設計に対応したVirtuoso ICADVM18.1の機能の一部をご紹介します。これからAdvanced Nodeにチャレンジされるお客様向けの情報も含みます。
|
|
---|
※都合により内容が変更になる場合がございますので、最新情報は当ページよりご確認下さい。
※申込開始後、定員になり次第お申込を締め切らせていただきます。
※受講票は、お申込後2営業日以内にcdsj_info@cadence.com のアドレスよりご登録いただきましたE-mailアドレスに送信いたします。
※申込後のキャンセルにつきましては、受講票でご案内しておりますマイページよりご連絡いただきたくお願いいたします。
お申込受付を終了させていただきました。
このイベントに関するお問合せ先:
Email: cdsj_info@cadence.com