システム／機能検証　－Cadence Verification Suite

年々高い要求が求められる機能検証分野。ケイデンスが誇るBest-in-classのエンジン、それを支えるファブリック、及び、アプリケーション毎のソリューションが、皆さまの検証ゴール達成を強力にバックアップします。ご満足頂ける内容、製品デモ（新機能紹介含む）をご用意して、経験豊富な検証エキスパートが皆さまのお越しをお待ちしております。是非この機会に皆様の課題やお悩みを直接お聞かせ下さい。（初心者の方もお気軽にお立ち寄り下さい）

＜ ご紹介テクノロジー ＞

• Xcelium^™ Parallel Simulator
• Indago^™ Debug Platform
• JasperGold^® Formal Verification Platform (Apps)
• vManager^™ Metric-Driven Signoff Platform
• Perspec^™ System Verifier
• Verification IP

システム／機能検証　－FPGAプロトタイピング／ハードウェア・エミュレータ

データセンター配置にも最適化されたFPGAベース・プロトタイピングシステムProtium™ X1 Enterprise Prototyping Platformは、MHzオーダーのパフォーマンスにより、早期のソフトウェア開発、ハードウェア/ソフトウェア協調レグレッションテスト、システム全体検証を強力に支援します。Protium X1のアーキテクチャは、数十億ゲートサイズとなるAIや5Gチップから、1FPGAに収まるサイズのIoTチップやIPまで、デザインサイズやアプリケーションに対して幅広く対応しています。当ブースでは、複数ユーザでの使用例やGUI HW部品検出機能のデモを交えてご紹介します。

＜ ご紹介テクノロジー ＞

• Protium X1 Enterprise Prototyping Platform
• Palladium^® Z1 Emulation Platform

システム設計　－Stratus High-Level Synthesis

大規模、短TAT、高品質な設計を求められる昨今、従来設計手法では十分なアーキテクチャ探求や、頻繁に起こる要求仕様の変更などへの対応は困難になっています。ケイデンスの高位設計フローでは、SystemC/C/C++動作記述から高品質な設計実装を短TATに実現し、IP開発サイクルを数ヶ月単位から数週間単位に短縮します。本ブースでは、ケイデンス高位設計フローのご紹介と、Stratus™ HLS使用した高位合成のデモをご覧いただけます。

＜ ご紹介テクノロジー ＞

• Stratus High-Level Synthesis

デジタルIC設計　－インプリメンテーション・ソリューション

様々なアプリケーションにおいてデジタルIC設計が必要となっておりますが、最近ではAutomotiveやAIなどこれまでとは違った設計課題が生まれてきております。 このコーナーでは、それらの新しい課題に対して柔軟に対応した先進のインプリメンテーションツール群のご紹介を行います。 特にGenus™（RTL合成）、Smart LEC（等価性検証）、 Joules™（RTLパワー解析）、Modus（テスト設計）、Innovus™（P&R）の製品紹介とBest PPA（Power, Performance, and Area）達成や、設計TATの縮減に寄与する統合ソリューションをご紹介します。

＜ ご紹介テクノロジー ＞

• Genus Synthesis Solution & Physical Option
• Joules RTL Power Solution
• Conformal^® Smart LEC
• Conformal Equivalence Checker
• Conformal Low Power
• Conformal ECO Designer
• Conformal Constraint Designer
• Modus DFT Software Solution
• Innovus Implementation System
• First Encounter^® Design Exploration and Prototyping
• Virtuoso^® Digital Implementation
• Tempus^™ Timing Signoff Solution
• Voltus^™ IC Power Integrity Solution
• Quantus^™ Extraction

デジタルIC設計　－サインオフ・ソリューション

サインオフ解析・検証ツールは、設計アプリケーションの大規模化や複雑化、また微細なプロセスが次々と登場してきており、これまで以上に 精度やパフォーマンスの飛躍的向上が求められています。 このコーナーでは、革新的なパフォーマンス向上テクノロジーであるMassive Parallelismを搭載したタイミング／パワーサインオフ解析・検証ツール、DFMを含む物理検証ツール、および設計フローに密接に統合した真のイン デザイン設計環境、インクリメンタルソリューションに関してご紹介します。

＜ ご紹介テクノロジー ＞

• Quantus Extraction
• Tempus Timing Signoff Solution
• Voltus IC Power Integrity Solution
• Physical Verification System
• Litho Physical Analyzer
• Litho Electrical Analyzer
• CMP Predictor
• QuickView Layout and Manufacturing Data Viewer
• MaskCompose Reticle and Wafer Synthesis Suite
• Process and Proximity Compensation (PPC)
• Pattern Search and Matching Analysis

カスタムIC設計　－Virtuosoミックスシグナル回路設計ソリューション

• Virtuoso IC618フロントエンド・ツール
  機能安全に対応可能なADE (Analog Design Environment) の新機能Explorer、Assembler、Verifier についてご紹介します。
• Spectre 回路シミュレータ・ファミリー
  先日発表した新製品Spectre^® Xをはじめ、ケイデンスの回路シミュレータ・ファミリー、Spectre APS/Spectre XPS/EMIR Analysis/AMS Designerの機能をご紹介します。

＜ ご紹介テクノロジー ＞

• Virtuoso Schematic Editor
• Virtuoso ADE Explorer
• Virtuoso ADE Assembler
• Virtuoso ADE Verifier
• Spectre
• Spectre APS (Accelerated Parallel Simulator)
• Spectre XPS (eXtensive Partitioning Simulator)
• Spectre EMIR Analysis
• Spectre AMS Designer
• Spectre X Simulator
• Legato^™ Memory Solution
• Legato Reliaibility Solution
• Voltus^™-Fi Custom Power Integrity Solution

カスタムIC設計　－Virtuosoミックスシグナル・レイアウト設計ソリューション

• Virtuoso IC618/ICADVM18.1バックエンドツール
  従来からの優れた操作性を損なうことなく、リアルタイムに配線結果を電気的に解析、シミュレーション、そして検証が可能な設計環境Electrical Aware Design (EAD) 等をご紹介します。
• Virtuoso Advanced Node/新メソドロジー用プラットフォームICADVM18.1
  10nm/7nm世代以降から導入された設計制約条件とそれに対応する様々な機能、新たなIC-パッケージ協調設計環境についてご紹介します。

＜ ご紹介テクノロジー ＞

• Virtuoso Layout Suite
• Virtuoso Electrically Aware Design
• Virtuoso Advanced Node Option
• Virtuoso System Design Platform
• Virtuoso RF Solution

システム解析 －Clarity/Sigrity

チップ/パッケージ/PCB/コネクター/ケーブル等からなる複雑な3D構造の電磁界（EM）解析を 分散マルチプロセッシング技術を利用し、短TAT化できるClarity™ 3D Solverを含め、各Sigrity™ツールの最新バージョンでのアップデートもご紹介します。

＜ ご紹介テクノロジー ＞

• Clarity 3D Solver
• Sigrity製品各種

プリント基板／ICパッケージ －Allegro

従来、筐体形状を含めた3Dイメージの参照や干渉の確認はメカニカルCADで行われていました。Allegro®では、リアルな3D表示や断面表示、部品vs.部品、筐体vs.部品のクリアランスチェックが行える他、これに不可欠な部品3Dモデルの自動作成、2Dフットプリントとの位置情報を含めた連携なども可能となっています。

Allegro 3Dソリューションの豊富な機能を是非ご覧ください。

＜ ご紹介テクノロジー ＞

• Allegro PCB Editor
• Allegro Electrical CAD-Mechanical CAD Library Creator

回路解析／プリント基板 －OrCAD

ライブラリ作成ツールのOrCAD^® Library Builder、基板設計をより快適にする様々な製品や、OrCAD PSpiceとMathWorks社MATLAB^®/Simulink^®とのインターフェースOrCAD PSpice Systems Optionをご紹介します。

また、米国のOrCAD製品販売代理店であるEMA社が提供するOrCAD用ライブラリ・ダウンロードサービス Ultra Librarian for OrCADもご紹介します。

＜ ご紹介テクノロジー ＞

• OrCAD 17.2
• OrCAD Library Builder
• OrCAD Sigrity ERC
• OrCAD PSpice Systems Option
• Ultra Librarian for OrCAD

テンシリカIP

テンシリカTensilica^® Vision DSPによるオンデバイスAI向け顔検出および性別認識デモ

このコーナーでは、YOLO (You Only Look Once) v2をベースにした顔検出とInceptionV3をベースにした性別認識を、テンシリカVision P6 DSPを搭載したSoC上で同時に実行した例をご紹介します。

<ご紹介テクノロジー>

• Tensilica Vision DSP and DNA Processor

設計IP

このコーナーでは、最新プロトコルに対応するケイデンスのシリコン検証済み設計IPをご紹介します。TSMCの7nmプロセスを用いて業界で初めてシリコン検証されたLPDDR5 DRAMメモリインターフェースIPを中心にご紹介します。

＜ご紹介テクノロジー＞

• LPDDR5 IP

クラウド対応ソリューション

エレクトロニクス業界における多くの企業においては、現存の設計フローやメソドロジーをそのまま活用しつつ、必要な時に必要なだけCPU数を拡張できるソリューションが求められており、自社の既存の計算機インフラを増強する目的でパブリッククラウドも活用するハイブリッドクラウドソリューションが選択肢のひとつとなります。Cadence® CloudBurst™ Platformはそのような要求に応えるソリューションです。設計者は自社のプライベートクラウド環境を使用しながら、webブラウザを介してパブリッククラウドにアクセスすることにより、設計ファイルをアップロードし、あらかじめインストールされている設計ツールを使用してジョブを発行、モニターし、結果をダウンロードして解析することができます。

サポート　－Cadence Online Support (COS)

Cadence Online Support (COS) は、週7日24時間体制で、豊富な技術サポート情報を提供します。 65,000を超える最新のソフトウェアアップデート情報、ケースおよびCadence Change Request (CCR)の情報、各種技術文書や記事、自習教材やビデオ等、沢山の技術情報がアップされており、様々な検索機能や通知機能を利用することで必要な時に必要な情報やデータを確実に入手することができます。

Intelligent System Design

このコーナーでは、オートモーティブ、産業用ロボット、医療機などの電子システム設計・開発向けのソリューションをご紹介します。 Tensilica Vision P6 DSP上での、自動運転ソフトウェア（AUTOWARE）実行を中心に、オートモーティブ向けのソリューションをデモでご紹介しております。また、一般財団法人 日本自動車研究所・協栄産業株式会社様、株式会社エヌエスアイテクス様による展示もご覧いただけます。　（※このコーナーは、Intelligent System Designトラック会場前（B1F）となります）