CadenceLIVE Japan – OnDemand

Academic

Tensilica HiFi DSPによる音声認識デバイス操作と仮想現実(VR)技術を用いた画像診断支援AIシステムの実践

現代医療に必要不可欠な画像診断は、その飛躍的に増大する需要に対応するため、仮想現実(VR)技術や診断支援を行う人工知能(AI)の開発に注目が集まっています。VR環境下では、外部環境の視認が困難であり、直感的かつ遅延の無いハンズフリーのデバイス操作が大変重要となります。本講演では、信州大学医学部画像医学教室と日本ケイデンスが共同研究しているVR技術と音声認識デバイス操作を応用した画像診断支援AIシステム開発について紹介します。

信州大学医学部
画像医学教室 附属病院放射線科
准教授/副診療科長  山田 哲 氏
日本ケイデンス
システムソリューション テンシリカ インテリジェント・システム・デザイン
プリンシパルアプリケーションエンジニア  辻 雅之

能動的推論による強化学習のエッジデバイス実装に向けて

脳はどのような原理で情報処理を行っているのか。近年、フリストンの自由エネルギー原理がその統一的原理として脚光を浴び、この原理に基づいた様々な機械学習が提案されています。ここでは、この原理による能動的推論を取り入れた強化学習を紹介し、従来の強化学習法との優位点を探ります。本手法は従来法と比べ最適な行動を広く探索しうるので学習時間の短縮が期待できます。また、この手法をエッジデバイスに組み込む際の課題と解決策についても述べます。

兵庫県立大学
産学連携・研究推進機構人工知能研究教育センター および 工学研究科
特任教授 松井 伸之 氏
工学研究科 橋本 尚典 氏

Computational Fluid Dynamics

スーパーコンピュータ「富岳」によるボックスファン設計最適化の試験計算

ターボ機械協会では,HPC(High Performance Computing)によるファンの性能と騒音を予測する技術の研究を推進しています。本講演では,2020年より設置された「流体性能の高精度予測と革新的流体設計分科会」「ファンから発生する空力音源の解明・制御と設計最適化ワーキンググループ」で取り組んでいるスーパーコンピュータ「富岳」によるボックスファン設計最適化の研究について紹介します。

株式会社 日立製作所
研究開発グループ 電動化イノベーションセンタ 生活システム研究部
主任研究員、博士(工学)、技術士(機械部門) 岩瀬 拓 氏

OMNIS-メッシュ生成から解析までを一つの環境に

今にち、技術者および設計者はCFD解析のために多くの様々なツールを利用しています。OMNIS™はそれらをひとつの統合環境に実装し、メッシュ生成から解析、最適化までを可能とします。OMNISの高性能テクノロジーは、使いやすいインターフェイスで多くのユーザーのワークフローを合理化します。ICチップなど単一コンポーネントの詳細解析から、自動車全体などのフルシステムのシミュレーションまで、OMNISを使用すると様々な物理特性を組み合わせ、必要に応じた精度で何通りもの設計を検討できます。強力な API を介してサードパーティソフトウェアとの接続も可能です。

日本ケイデンス
NUMECAグループ 
シニアAEマネージャ 磯野 勝朝

Cloud

導入に向けた障壁を排除し生産性を向上させるCadence Cloudのご紹介

現在、多くの設計者や設計チームは、計算機容量の不足を解消しTAT (Turn Around Time)を短縮する目的でクラウドの活用に大きな関心を寄せています。

しかし実際にEDAや設計フローをクラウドに移行することは容易ではなく、クラウドのアーキテクチャ、データ管理、環境構築やセキュリティなどを熟考し準備が必要です。

このセッションでは、そのようなクラウド導入における様々な障壁を排除したCadence Cloud Platformについて説明します。

また、設計者が使い慣れたオンプレミスの設計環境を維持しながらクラウドのメリットを迅速に享受できるようにする最新のクラウド製品についても紹介します。

日本ケイデンス
フィールドエンジニアリング&サービス本部
プログラムマネージメントディレクター 島﨑 裕次

Custom/ Analog Design

寄生情報の早期デバッグによるカスタム設計の効率化

イタレーション(設計の手戻り)による設計工数の増大は深刻な問題です。特にカスタム設計では、テクノロジが進むと寄生情報の予測が難しく、手戻りが増えるケースが発生します。問題解決には、課題を先回りして予測することや設計者間の情報共有が肝となります。今回、弊社ではケイデンスのソリューションEAD (Electrically Aware Design)、PAD (Parasitic Aware Design)及びCADF (Constraints Aware Design Flow) を導入してプレレイアウト段階における寄生の見積もり、および設計者間で設計制約を共有化することで設計の効率化を実現した事例をご紹介します。

株式会社ソシオネクスト
グローバル開発本部 先端デバイス開発部
緒方 克哉 氏

ケイデンスの包括的な設計ソリューション採用に至った背景と設計課題への取り組み

JVCケンウッドは、電子機器の絶え間ない進化に伴う設計の高品質化と将来の設計要件への対応を確実にするために、これまで採用していたIC EDAベンダーを置き換え、ケイデンス・ベースの設計フローを採用することを決定しました。このセッションでは、IC EDAベンダーの置き換えに至った背景、およびケイデンスツールへの移管によって従来の設計課題の解決へ向けた取り組みについてご紹介いたします。

株式会社JVCケンウッド
メディア事業部 映像デバイスビジネスユニット デバイス開発部
及川 宗年 氏

Legato Reliability Solution電熱解析ツールを活用したアナログパワーLSI開発への取り組み

ロームは、電源LSIやモータドライバLSIなど、お客様の”省エネ”・”小型化”に寄与するアナログパワーLSIを開発・製造・販売しています。LSIでは消費する電力は熱となり、その熱はLSIの電気特性・動作に大きく影響します。この講演では、安心・安全なアナログパワーLSIを開発するために、Legato Reliability Solution電熱解析ツールの導入し、開発の上流から熱設計を行う事例をご紹介します。

ローム株式会社
LSI事業本部 PDK開発部 SPICE技術課
技術主査 相馬 正継 氏

Digital IC Design/ Signoff

サインオフツール(Tempus/Pegasus)最新アップデート - Tempus Robustness ApproachとPegasus SmartVerifyについて-

半導体技術の進歩により、設計者は常にPPA(Power-Performance-Area)の限界に挑戦しています。また、サインオフ検証において考慮すべきことが加速度的に増えています。困難かつ複雑な設計をいかに短期間で収束させることができるかが高性能設計における最も重要な課題の1つとなっており、先端技術およびそれらを統合したソリューションが必要不可欠になってきています。

本セッションではSTAの最新技術であるTempus™ Timing Robustness Approachの概要とタイミングECOを効果的に行う新機能の説明をいたします。また、設計効率化に大きく寄与するインデザイン機能を用いたPegasus™ Verification Systemの物理検証新機能も併せて説明いたします。

日本ケイデンス
フィールドエンジニアリング&サービス本部 デジタル&サインオフ
小湊 丈寛

Arm CMN-600/Neoverse N1搭載デザインの大規模・高速設計事例紹介

プロセスの微細化に伴い、デザインの大規模化、高速化が進みP&R Toolで取り扱う規模と周波数が従来手法では収束が困難になってきています。 

今回ソシオネクストは、Arm CMN-600/N1を搭載した大規模/高周波数デザインの開発に成功しました。

本発表ではこの成功を実現した弊社の豊富な設計経験とケイデンスツール(Genus/Innovus/In-Design)による設計事例をご紹介いたします。

株式会社ソシオネクスト
グローバル開発本部 バックエンド開発部
北浦 智靖 氏、辻 直之 氏

プロセッサ開発でRTL設計者が使うデジタル設計フルフロー ~設計者も二刀流!?新時代のRTL設計スタイル~

高品質・高性能なIPをタイムリーに市場投入するためには、回路の分析と改善フィードバックを迅速に行うことが必須です。エヌエスアイテクスでは、機能安全・レイアウトの影響などあらゆる設計課題を考慮した分析を行うため、RTL設計者がデジタル設計フルフローを活用しています。本フローを用いると、課題の真因に即座に到達し、素早く回路のブラッシュアップを行うことができます。本セッションでは、プロセッサIP開発の事例を用いて、当社のRTL設計者が使用している設計環境を最新の技術トピックス(Joules Ideal Power, Genus iSpatial)も取り上げながらご紹介します。

株式会社エヌエスアイテクス
開発部 プロセッサ開発室
担当係長 草刈 憲 氏

ルネサス高性能MCU開発時のPPA改善と開発期間短縮に向けた取組み ~Stylusデジタルフルフロー採用とマシンラーニングの導入~

ルネサスエレクトロニクスは世界ナンバーワンのマイコンベンダとして、幅広い選択肢のマイクロコントローラ(MCU)およびマイクロプロセッサ(MPU)を提供します。これらの製品を高品質かつ早期に開発するため、最新設計フローやツールの導入、また検証自動化など設計効率の向上に取り組んでいます。今回、論理合成からインプリメンテーション、サインオフまでの工程にCadence社Stylusデジタルフルフローの採用と、マシンラーニングを導入したCerebrusの適用により、PPA向上と開発期間短縮を両立しました。本セッションでは、各取組みの概要と効果について紹介します。

ルネサス エレクトロニクス株式会社
IoT・インフラ事業本部 バックエンド&テスティング開発統括部
MCUバックエンド設計部 バックエンド第二課
主任技師 杉野 徳勇 氏

高品質なタイミング制約をスマートに作成! ルネサスの高効率・網羅的タイミング制約検証とは

IPを搭載するチップのタイミング制約設計はチップの設計者に委ねられ、IPを含む包括的なタイミング制約の設計と検証で効率よく完成度を上げることがフルチップ設計の課題の一つとなっています。

 

この度、ルネサスはケイデンスと協業し、Conformal Litmusを駆使した包括的なタイミング制約検証環境を構築しました。

 

Litmusは、形式検証エンジンとSTAエンジンを併せ持つ次世代タイミング制約サインオフのソリューションであり、 Conformal ECの形式検証エンジンとも連携する事によりIPとチップ間のタイミング制約の等価性を網羅的に検証すると共に、STAエンジンによりタイミング制約の解釈を一元化することで疑似エラーを大幅に削減します。この Litmusをタイミング制約検証環境に組み込むことで、タイミング制約の検証期間を半減し、また、設計初期に高品質のタイミング制約を作成することを可能としました。この発表では、設計品質と検証効率の向上を両立させた Litmusについて、その適用事例と共に紹介します。

ルネサス エレクトロニクス株式会社
IoT・インフラ事業本部 共通EDA技術開発統括部
デジタル設計技術部 タイミング設計技術課
主任技師 石川 博嗣 氏

IP

テンシリカIPを用いたプレ・シリコンデザインフローにおける電力・エナジー最適化のためのアーキテクチャ探索

本セッションでは、ケイデンスの高性能な検証プラットフォームを活用し、電力・エナジーの最適化を可能にするシステムレベルの検証環境と手法について説明します。本手法では、テンシリカのIP上で動作する実際のソフトウェア・アプリケーション・シナリオを作成し、それらをプレシリコンの検証環境で実行・解析することにより、設計の早期にRTLを最適化することを可能にし、実際のハードウェアやソフトウェアの実装をより正確に把握して設計上の意思決定を行うという恒久的なニーズに応えることが可能です。

日本ケイデンス
テンシリカ
シニアAEマネージャー 松岡 祐介

PCB/ IC Package Design

新製品Allegro Xの新しいマシンラーニング(ML)ソリューションを使用したPCB/パッケージの合成

新製品Allegro Xの新しいMLソリューションは、PCBやパッケージの完全合成を目的としたクラウドベースのツールです。機械学習、分散処理、実績のある最適化アルゴリズムを活用した配置・配線、プレーン生成等の自動化に加え、物理ベースの解析エンジンも統合されているので、最適な合成プロセスがガイドされ、レポートも生成できます。開発においては使い易さを重要視しており、データさえアップロードされればワンクリックで使用が開始できます。大規模デザインへの対応はこれからですが、多くの製品フローにおいて有効性が期待されます。(日本語字幕付)

米国ケイデンス
Lead Software Engineer
Jorge Gonzalez

NVIDIA社GPUを活用したAllegro PCBおよびClarity 3D Transient Solverの高速化

CadenceではNVIDIA社様とのパートナーシップによりPCBレイアウト製品、解析製品のパフォーマンス向上に取り組んでいます。このセッションでは、NVIDIA社GPUによる

Allegro PCB EditorとClarity 3D Transient Solverにおける高速化についてご紹介いたします。

また、セッション後半では、NVIDIA社様よりGPU製品のご紹介をいただきます。

エヌビディア合同会社
エンタープライズ事業本部 プロフェッショナルビジュアライゼーション
ビジネスデベロップメントマネージャー 高橋 想 氏
イノテック株式会社
ICソリューション本部
鹿俣 丞

System Capture/Capture CISのDB連携と環境構築の紹介

Allegro® System CaptureはOrCAD® Capture CISとの互換機能が強化されOrCAD Capture CISで作成された部品データベースを直接、読み込むことが可能となりました。今回は、部品データベースを連携しながら、回路図作成する利便性のご紹介とデータベース構築工数削減やデータベース更新の自動化、EOL情報の取得が可能な、OrCAD CIPも合わせてご紹介いたします。

イノテック株式会社 ICソリューション本部
ICS第2技術部 SPBグループ
田中 貴治

RF

電波天文用受信機フロントエンドとマイクロ波帯超伝導増幅デバイスの研究開発

ミリ波・サブミリ波電波望遠鏡には量子雑音の数倍という超低雑音な受信機が搭載されており、微弱な信号の検出を可能にしています。国立天文台では受信機の高性能化を目指し、受動回路や超伝導ミキサ等の研究開発に取り組んでまいりました。本講演では世界最大の電波干渉計であるアルマ望遠鏡の受信機技術の概要をご説明いたします。また、研究開発中である超伝導ミキサを用いたマイクロ波低雑音増幅器についても紹介いたします。

自然科学研究機構 国立天文台
先端技術センター
准教授 小嶋 崇文 氏

Ka帯RFIC設計へのEMXの電磁界解析適用事例

従来のRF回路設計の寄生成分抽出では,素子近傍の下層薄膜配線層には抵抗・容量成分抽出,インダクタ含む厚膜配線層には電磁界解析を行い,2種の結果を組合せていました.EMXを導入することで素子端まで全配線層の電磁界解析が高精度に可能になりました.本講演ではEMXのKa帯RFIC設計への適用事例について紹介します.

三菱電機株式会社
情報技術総合研究所マイクロ波技術部マイクロ波回路グループ
専任 杣田 一郎 氏

Ka帯RFIC設計へのEMXの電磁界解析適用事例

従来のRF回路設計の寄生成分抽出では、素子近傍の下層薄膜配線層には抵抗・容量成分抽出、インダクタ含む厚膜配線層には電磁界解析を行い、 2種の結果を組合せていました。 EMXを導入することで素子端まで全配線層の電磁界解析が高精度に可能になりました。本講演ではEMXのKa帯RFIC設計への適用事例について紹介します。

三菱電機株式会社 情報技術総合研究所マイクロ波技術部マイクロ波回路グループ専任
杣田 一郎 氏

System Analysis

In-design analysisによるPCB設計サイクルの加速

多くのPCB設計チームは、シグナルインテグリティやパワーインテグリティのエンジニアに設計ファイルを渡すときに、真実の瞬間に直面しています。物理的な制約条件に従っているにもかかわらず、SI/PIチームが修正すべき点を列挙して設計ファイルを投げ返してくることがわかっているからです。もし、もっと良い方法があったらどうしますか?PCB設計ツールにin-design analysis(設計中の解析)が含まれていたらどうですか?10%のECOを排除できるとしたらどうでしょう?50%...もしかしたら75%もできたとしたら?あなたのPCBは数週間早く生産に移れるでしょう。

ケイデンスでは、モデルを必要としないシグナルインテグリティとパワーインテグリティのin-design analysisを行っています。一方で、IBISモデルを設計と一緒に保存することを選択した場合、設計中にさらに高度なSI解析を行うことができます。  (日本語字幕付)

米国ケイデンス
Lead Product Engineer
Michael Nopp

5G/6G時代のプリント基板設計に活かす Clarity 3D Transientの適用例

5G通信の普及、6G通信の実用化に向け、通信品質が高く高速化に対応したプリント基板が必要になってきています。5G/6G通信では波長が1mm~10mmのミリ波帯域が使用され、プリント基板での反射・放射などの現象の顕在化が懸念されています。

本講演ではビアの影響を時間発展形の3D電磁界解析を用い、視覚的に分かりやすい解析をテーマに新しいCadenceツールのトライアルとこれからのEMC対策について紹介致します。

アルティメイトテクノロジィズ株式会社
解析グループ
解析担当 宮澤 元輝 氏

System/ Verification

ケイデンスDynamic Duoと新製品Palladium Z2/ProtiumX2の実力 - なぜケイデンスは次世代システムを同時に発表したのか!

ケイデンスは、2021年4月に新しいエミュレータ・システム Palladium® Z2  Enterprise Emulation Platformとプロトタイピング・システム Protium™ X2 Enterprise Prototyping Platform、そしてDynamic Duoソリューションのさらなる進化を同時に発表しました。Dynamic Duoはケイデンスにおけるエミュレーションとプロトタイピングを統合化する戦略であり、この2つのシステムを同じプロジェクトで使用することを前提に開発されたことを意味します。

本セッションでは、Palladium、Protiumの新製品情報とDynamic Duoについて説明します。また、ケイデンス検証製品・ソリューションから最新情報をお知らせします。

 

日本ケイデンス
テクノロジーセールスリードシステム&ベリフィケーションディレクター
夏井 聡

FPGAプロトタイピング導入でシステム検証を高速化! ~ルネサスのProtium活用事例の紹介~

LSIの開発期間短縮、検証の加速および早期ソフト開発には、Palladiumに加え、より高速なFPGAプロトタイピングの活用が重要です。しかしながら、従来はFPGA合成可能な検証環境が必要でシステム検証への適用は限定的でした。今回Protium X1では、Xceliumと連携することでCモデルやテストベンチ記述が使用可能になり、FPGAプロトタイピングの適用範囲を広げることに成功しました。本発表では、実プロジェクトにProtium X1を適用した事例を紹介します。

ルネサス エレクトロニクス株式会社
IoT・インフラ事業本部共通EDA技術開発統括部 デザインメソドロジ部機能検証技術課
松村 大輔 氏

大規模複雑化するSoC開発におけるソシオネクストの検証ソリューション ~ポリバレントな活躍をするPalladium Z1~

お客様の多様な要求を実現するSoCは、高品質かつ短期間で開発することが必要です。

大容量データ転送する高速IFは、GHzクロックの影響でSim速度が低下し、システム全体の検証が困難です。

それらのデータ処理をするメニーコア/メッシュ構造バスなど複雑な性能/電力評価には、多角的な分析のため解析ツールとの連携が必要です。

このような課題を解決するために、Palladium Z1を様々に活用したソシオネクストの検証ソリューションを説明します。 

株式会社ソシオネクスト
グローバル開発本部 第一フロントエンド開発部
平木 哲夫 氏

Indago Python APIを利用したPythonモデルとRTLの等価性検証事例

弊社が近年研究を進めているSAM-SNN(AIの一種)の研究用Pythonモデルと試作RTLの等価性検証にIndagoの便利なAPI(Python API)を活用しました。

このAPIにより、RTLの信号の時系列データをPythonの変数に取り込むことが可能となり、RTLがPythonモデルと同等の推論を行えているかを検証することが出来ましたので、講演ではAPIの特徴とその事例についてご紹介します。

メイビスデザイン株式会社
第三技術部
西原 弘樹 氏