CadenceLIVE Japan Repository

Keynote-2 : 基調講演「ケイデンスのIntelligent System Design戦略を推進するComputational Software技術」

Paul Cunninghamは、ケイデンスのシステム検証グループのCorporate Vice President兼General Managerです。論理シミュレーション、エミュレーション、プロトタイピング、フォーマル検証、検証IP、デバッグなど検証関連製品を担当しています。それ以前は、論理合成／DFTを含むケイデンスのフロントエンド・デジタル設計ツールを担当しておりました。 2011年に、共同創立者兼CEOを務めていたAzuro社の買収により、ケイデンスに入社いたしました。 英国ケンブリッジ大学でコンピュータサイエンスの修士号と博士号を取得しています。

Paul Cunningham, Corporate VP & GM-Research & Development, 米国ケイデンス　

Keynote-3 : 招待講演「Accelerating Facebook's Hardware Infrastructure」

Vijay Rao氏は、Facebookの技術・戦略担当ディレクターであり、インフラ技術分野の戦略を推進する責任者です。Facebookは、Facebookのアプリやサービスを利用する世界中の10億人以上の人々に対応するために、効率的で柔軟性の高いインフラストラクチャを構築しており、Vijay Rao氏は、革新的なネットワーク、コンピュート、ストレージソリューションを共同で開発するソフトウェア、ハードウェア、プロダクション・インフラストラクチャ・チームを率いています。Vijay Rao氏は、パデュー大学で電気工学の修士号を取得しています。

Vijay Rao氏, Director Technology and Strategy, Facebook, Inc.

Keynote-4 : 特別インタビュー「スーパーコンピュータ富岳のCPUチップ開発におけるイノベーション」

スーパーコンピュータの性能ランキングTOP500を含め、4つの国際的なランキングで1位を獲得したスーパーコンピュータ「富岳」に搭載されているCPUチップA64FXをはじめとするシステムLSI開発の設計課題とその対策などについて富士通株式会社 理事 新庄直樹氏にお話しいただきました。

富士通株式会社　理事　プラットフォーム開発本部　本部長　新庄 直樹 氏

C-1 : システム製品アップデート：データドリブン設計プラットフォーム

今日のエレクトリカルデザインは、データシートからリファレンスデザイン、過去の同様デザイン、ライブラリモデルなど、ライフサイクルデータへの多くの入力を必要とし、設計を効率化するには、このデータをユーザーのデスクトップで利用できるようにする必要があります。 Allegro Pulse プラットフォームを使用しての効果的なシステム設計と解析を提供するデータドリブンアプローチと関連製品のロードマップをご説明します。

米国ケイデンス SPB Sr Product Engineering Group Director Steve Durrill

C-2 : DDR IF コンストレインツベース設計による基板小型化事例の紹介

近年、DDRメモリの設計品質を担保するためPCBアートワーク仕様(コンストレインツ)は複雑化が進んでいます。複雑なコンストレインツは設計工数の増加と最適設計の難しさの原因となります。本講演では、アートワーク設計にAllegro PCB Designerを導入し、コンストレインツドリブン設計による短納期設計、およびPCB小型化を実現しました。その設計事例を紹介します。

株式会社リコー 生産本部 生産準備センター 電装部品工程設計室 実装設計グループ/技術開発グループ　 黒瀬 幸司 氏

C-3 : Challenges of PCB Design For A Next Decade Engineering Service Provider (Automotive Industry)

エンジニアリングサービスプロバイダーのリーディングカンパニーとして、Ultimate Technologiesは迅速かつ効率的でありながら”最初から正しい設計”に焦点を当てています。車載ECU設計サイクルの短縮を求められている状況においてシミュレーションを利用した問題を予測しプロトタイプを作成する回数を極限まで削減することができます。本講演ではその車載ECU設計にSigrity/Clarityを適用した事例をご紹介します。

アルティメイトテクノロジィズ株式会社 解析グループ 解析担当　 Calvin Tan Yung Min 氏

C-4 : GaN HEMT増幅器の可能性 -広帯域化と高周波化-

近年、マイクロ波増幅器のアプリケーションとして、衛星通信、自動運転、車載衝突防止レーダ、そしてHigh-SHF帯5G携帯通信などがホットな領域となっています。これらアプリケーションが要求する出力電力・周波数・帯域の観点から、ミリ波帯GaN増幅器が最もご要求に適合すると言えます。そこで弊社が取り組んでおりますミリ波に対応したモデリング・高効率高出力増幅器、そして広帯域増幅器技術についてご報告いたします。

三菱電機株式会社　情報技術総合研究所　マイクロ波技術部　桑田 英悟 氏

C-5 : PSpiceを用いたAC-DC コンバータ電源回路の検証

絶縁型AC-DCコンバータのシミュレーション回路を題材に、部品選定とモデル調達、検証時に気を付ける事、価格，ディスコンなどで部品を入れ替え際の検証などをPSpiceの各種機能を使って検証する方法を紹介します。

株式会社モーデック　 技術本部　オンボードソリューション・グループ　 シニアテクニカルマネージャ　田中　稔 氏

A-1 : Virtuosoプラットフォーム最新状況のご紹介

本セッションでは、業界標準のアナログ/ミックスシグナル設計環境であるVirtuosoプラットフォームの最新状況をご紹介します。 Virtuosoプラットフォームはこれまでご利用頂いておりますIC設計に加え、パッケージ/ボードを含めた協調設計までその適応領域を広げています。 最新バージョンVirtuoso 20.1のアップデートを含め、新たにサポートされた機能を中心にご紹介します。

日本ケイデンス
テクノロジーセールスリード
カスタムIC＆シミュレーション＆SPB
シニアマネージャー　実石　泰一

A-2 : Virtuoso RFソリューションを用いたLSI、パッケージ、 基板 統合検証環境の構築

従来はパッケージや基板の影響を反映してモジュール全体を高精度に検証する手段が無く、実測とシミュレーションが乖離して設計をやり直すケースがありました。今回Virtuoso RFソリューションを協業で改良させて頂くことで、LSI、パッケージと基板を含むモジュール全体を高精度に検証する環境を構築できました。この環境によりパッケージや基板に起因するリンギング波形を再現できるようになったり、DC領域においても解析が可能になりましたのでその事例をご紹介いたします。

ローム株式会社
LSI事業本部 LSI開発支援部 設計支援課
技術主査　故島 秀数 氏

A-3 : PADの機能を利用した、レイアウト寄生成分見積もり環境の構築

アナログ回路設計において、LPE検証後の手戻り防止のため、従来より回路図設計段階で寄生容量の見積もりをしていました。しかし、寄生容量を含む回路図作成の手間と付加する寄生容量値の妥当性が課題としてありました。今回、弊社が開発した寄生容量の見積もりフローとADEのParasitic Aware Design機能の併用により、 レイアウト前に寄生容量値を自動的に見積もり、効率的に回路図に反映することができました。その手法と実回路への適用事例について紹介します。

三栄ハイテックス株式会社
R&Dグループ 第2プロジェクト
課長　小野 秀和 氏

A-4 : ミックストシグナル製品における熱を考慮した設計環境構築の取り組み

モータやアクチュエータを駆動するミックストシグナル製品にはLDMOS等の駆動用パワーデバイスが内蔵されています。本デバイスは電流電圧共に大きいため、製品設計ではデバイス自身の温度上昇に伴う特性変動や、チップ内熱伝導による周辺素子の温度上昇の影響を考慮する必要があります。本講演ではルネサスにおけるCadence社Legato Reliability SolutionとCelsius Thermal Solverを活用した熱考慮設計環境構築の取り組み状況を紹介します。

ルネサス エレクトロニクス株式会社
IoT・インフラ事業本部 共通EDA技術開発統括部
デザインオートメーション部
主管技師　北城 三郎 氏

F-3 : 音声認識操作による非接触術中画像閲覧システムの開発

日常診療において、CTやMRIなどの医用画像の閲覧操作はマウスやキーボードなどの入力機器を用いて行うことが一般的です。しかしながら，外科的手術のように清潔操作が必要な医療行為中の画像閲覧に際しては、交差感染のリスクを回避しつつ正確な閲覧操作が可能なデバイスの開発が望まれています。本講演では信州大学医学部画像医学教室と日本ケイデンス・デザイン・システムズ社で共同開発を行っている音声認識操作による非接触式術中画像閲覧システム開発についてご紹介します。

信州大学医学部　画像医学教室　准教授　山田　哲 氏

F-4 : スマートエッジによる自動運転の実践 ～自動運転ソフトウエアAutowareのスマートエッジ開発への適用～

名古屋大学と日本ケイデンスは、名古屋大学が開発した自動運転ソフトウェアのAutowareをモチーフに、省電力かつ省スペースなTensilica DSP搭載のADAS評価ボードを利用して、車載エッジシステムによる自動運転の実現性を共同研究しています。 本講演では、この評価ボードを用いてAutowareによるスマートエッジ開発の一例を、シミュレーションから実車を使った実証実験まで通してご紹介します。

株式会社ティアフォーCSTO　 名古屋大学 未来社会創造機構　 特任教授　二宮 芳樹 氏
日本ケイデンス システムソリューショングループ プリンシパルアプリケーションエンジニア　辻　雅之

F-5 : 自動運転車を直進させ続ける機能を持つハードウェアトロイを JasperGold Security Path Verification Appで発見する！

自動運転車の実現に向けた取り組みが世界中で行われている中、自動運転システムのセキュリティへの関心も高まっております。本発表では、自動運転システムに対して、運転データを遮断して自動車を直進させ続けるといった悪意のある機能を持ったハードウェアトロイを挿入した実験結果と、このハードウェアトロイをJasperGold Security Path Verification Appで検出した結果を紹介します。

早稲田大学 理工学術院総合研究所　次席研究員　大屋　優 氏

D-1 : スーパーコンピュータ「富岳」開発におけるフォーマル検証の活用

スーパーコンピュータ「富岳」は2020年6月にTOP500リストで第1位を獲得しました。世界最高性能を競うスーパーコンピュータ開発では、短い開発期間内に高い検証品質を獲得することが重要です。本発表では、シミュレーションでは網羅的に検証することが困難なCPU間シリアル通信部の中で、ハング障害が発生しやすい伝送エラー処理回路に対して、フォーマル検証を適用して成功した事例についてご紹介いたします。

富士通株式会社 プラットフォーム開発本部 プロセッサ開発統括部 第一開発部　 中村 洋介 氏
株式会社富士通研究所 ICTシステム研究所 先端コンピューティングPJ　 吉川 隆英 氏

D-4 : 高位合成プラットフォーム Stratus HLS採用でAIアクセラレータIPをタイムリーに市場投入! ～RTL設計不要のPPA最適化～

エヌエスアイテクスでは、新規AIアクセラレータIP開発において、Stratus HLSを用いた高位合成開発フローを採用しました。高位合成により、性能シミュレーションモデルと実装モデルの共通化が実現するとともに、StratusとGenus, Joulesの密な連携はマイクロアーキテクチャ探索を迅速化し、差異化の要となるアルゴリズム検討への注力を可能としました。本セッションでは、StratusがAIアクセラレータIP開発にもたらす成果についてご紹介します。

株式会社エヌエスアイテクス 開発部 AI応用開発室 AIプロセッサ課 担当課長　山田 洋平 氏

D-5 : タイミング制約検証の新アプローチ ~Palladium Z1を活用したSDCダイナミック検証手法~

SoCの多機能化と大規模化が進みサインオフ検証に用いるSDCの難易度が上がることで、タイミング制約不具合によるチップ改訂の増加が問題となっています。従来の目視レビューや設計ルールチェックでは仕様の誤解や設計者の思い込みによるタイミング制約不具合に気づき難いが、それらをカバーできる機械的な検証手段が無いという課題を抱えていました。そこで、SVA/Verilog記述を利用した新たなダイナミック検証手法の開発を行いました。大規模化への対応が課題となるため、Palladium Z1を活用してタイミング制約の不具合を検出した事例を紹介します。

ルネサス エレクトロニクス株式会社 オートモーティブソリューション事業本部　 車載開発統括部　車載バックエンド設計第二部 　 技師　塚田 祐一 氏

B-1 : ハイパフォーマンスCortex-A78プロセッサ実装においてCadence Digital flowを利用したArm POP実装のご紹介

アーム最新Cortex-A78プロセッサにおいては最先端5nmプロセスをターゲットとしています。 このプロセッサーを実装するにはファンドリー、EDA tool, processor IPなどのVerticalな協力関係が必要とされます。 今回は最先端アームプロセッサCortex-A78実装においてCadence digital flowを利用した実装例をご紹介します。

アーム株式会社 応用技術部
スタッフ フィールドアプリケーションエンジニア　 佐藤 啓昭 氏

B-3 : 高性能と低消費電力を両立するためのブレークスルー！ ～ルネサスの高機能車載用LSIのインプリ手法と適用事例～

近年の自動車の進化は半導体に大きく依存しており、ADASに代表されるように車載用LSIには高度な機能と高い性能が求められています。その一方で、車載向け機器には消費電力の低減も必須です。 そのため、高機能な車載用LSIの実現には、高性能と低消費電力の両立という非常に困難な課題を解決する手法が必要になります。 ルネサスでは、この課題解決のためにInnovus™ Implementation Systemを駆使した全く新しい効率的なインプリ手法を開発しました。本発表では、その新インプリ手法を、ルネサスの高機能車載用LSIへの適用事例をまじえながら、ご紹介いたします。

ルネサス エレクトロニクス株式会社　共通EDA技術開発統括部　ディジタル設計技術部　Director　柴谷 聡 氏

E-1 : クラウドデータセンターや自動運転が半導体アプリケーションの主役となる時代のSOC開発を支援するケイデンス設計IPソリューションのご紹介

急速に普及するAIや5GネットワークはSOCに更なる高性能、高集積、高速通信を要求しています。先端プロセスノードへの対応も含め、開発期間の短縮や安全基準へのニーズは高まる一方です。ケイデンスでは、このようなお客様のニーズにお応えすべく、EDAツールのみならず、データセンター、車載、モバイルの各アプリケーションに最適化されたIP開発を行っています。このセッションでは高性能メモリIP、高速インターフェースIPの最新情報をご案内します。

日本ケイデンス　設計IP　シニアAEマネージャ　伊原　誠

E-2 : テンシリカIPの最新状況

近年、様々なセンサー入力からの処理を行うエッジ・コンピューティングにおいて、処理の複雑さと要求される演算性能は増大する一方で、低消費電力と低コスト、低レイテンシへの要求も増々高まっており、各アプリケーションに最適なソリューション・IPが求められています。 本セッションではそのようなご要望にお応えする、オーディオ、ボイス、Vision、ディープラーニング、AI、Radar・Lidar・通信等の各処理に最適化されたテンシリカIPついて、お客様での採用事例なども交えながら最新状況をご紹介します。

日本ケイデンス テンシリカ シニアAEマネージャー　松岡　祐介