

Cadence Virtuoso Layout Suite for Electrically Aware Design

カスタム IC のための回路性能と、デザインチームの生産性の向上

レイアウト作成中に電気的問題を観測できることにより、Cadence® Virtuoso® Layout Suite for Electrically Aware Design では電気的に正しいレイアウトを作成することができます。このソリューションを用いることにより、電気的解析、シミュレーション、相互接続の検証を実時間で行うことができます。回路設計サイクルを 30%短くすることができ、チップの性能を最適化し、かつ小面積での設計を行うことができます。

Save Weeks to Days of Design Time

独自のデザイン内での電気的検証機能により、Cadence Virtuoso Layout Suite for Electrically Aware Design (EAD) は設計チームの生産性と、カスタム IC の回路性能を向上させます。このソリューションは複数のデザインでの反復やオーバーデザインを避け、設計にかかる時間を週単位から日単位にする、テクノロジー、メソロジ両方を提供します。電気的問題の実時間での可視性の向上により、レイアウト設計者と回路設計者はより効果的に共同作業を行うことができます。

Virtuoso Layout Suite EAD は他の Virtuoso プラットフォームのツールとシームレスに動作します。結果として、Virtuoso ADE でのシミュレーションの実行から電圧、カレントを取得し、それらの電気的情報をレイアウト環境に受け渡すことができます。

Key Benefits

- 回路設計サイクルを 30%削減
- チップ性能の向上と小面積化を可能に
- リスピンとオーバーデザインの最小化
- 回路設計とレイアウトのコラボレーションの強化

Key Features

- ビルドイン相互接続寄生抽出エンジン
- 高精度抽出のためのランダムウォークソルバ
- 電気的制約のマネジメント
- インタラクティブな信号の電磁気マイグレーション解析




図 1. EAD フローを適用することにより、設計サイクルの初期に電気的問題を認識、解決することができます

- インタラクティブなポイント間の相互接続解析
- 抽出結果を得るための LVS を必要としない、部分的レイアウト再シミュレーション

寄生抽出エンジン

Virtuoso Layout Suite EAD の機能として、実時間での解析と最適化を可能とする、ビルドインの相互接続寄生抽出エンジンがあります。このエンジンでは、部分的設計にも作用することができます。このエンジンでは、部分的設計にも作用することができます。実時間での寄生の抽出と Cadence OpenAccess® データベースへの保存が行えます。寄生は GUI 内でインフォメーションバルーンとして表示され、作成されたレイアウトを素早く評価し、設計サイクルの手遅れになる前に問題を処理します。

ツールの寄生抽出スートはカスタムデザインチームとアナログデザインチームの様々な要求にあったソリューションを提供

します。高速抽出はレイアウトが生成、または変更された時、その都度寄生データを提供します。高精度を求められるクリティカルパスではオプションとして、ビルドインのランダムウォークソルバが利用できます。ユーザはグローバルもしくはネットバイネットベースでパフォーマンスと精度のトレードオフを扱うことができます。

Virtuoso Layout Suite の EAD は高精度で扱うネット、最高精度で扱うクリティカルネット、その他高速に抽出するネットなどを簡単に選択できるマルチレゾリューション抽出オプションを提供します。抽出とソルバによるソリューションは完全にマルチスレッド化されており、パフォーマンスは利用できる計算機のリソースに対して調整、最大化されます。図2ではこのソリューションの実際の寄生抽出エンジンを示しています。




図 3. Virtuoso Layout Suite for Electrically Aware Design ソリューションの寄生抽出エンジンでは、カップリング容量、ノードの容量、ネットのカップリング等を視覚的にとらえ、並べ替えることができます

電氣的制約の管理

このソリューションでの電氣的制約の管理機能は、電氣的制約を設定し、制約が満たされているかどうかのリアルタイムでの監視を提供します。

信号のエレクトロマイグレーション解析

このソリューションでのインタラクティブな信号エレクトロマイグレーション(EM)解析機能はカラーマップを用いてレイアウト上の EM バイオレーションをハイライトします。素早い問題の特

定と修正のために、EM ブラウザーとレイアウトを用いたクロスプローブを行うことができます。ツールは与えられたワイヤセグメントが EM の要求を満たすための推奨幅をヒントとして提供します。インタラクティブなポイント間解析ツールは容易に同一ネット上のポイント間の以下の要素を認識できるようにします。

- EM バイオレーション
- パス抵抗
- リミット抵抗

部分的なレイアウトの再シミュレーション

伝統的なフローでは、一連のレイアウトの決定は電氣的なインパクトについてほとんど意識されていませんでした。デバイス、セル、ブロックはレイアウト設計者によって配置配線されていましたが、電氣的性能への影響から決定するのではなく、設計者の経験に基づいて行われていました。寄生抽出の実行では LVS クリーンなレイアウトが必要なため、設計プロセスの後期まで、レイアウトの決定が与える影響について知ることはできませんでした。これによりデザインのクローズのための複数のイテレーションを発生させ、デザインチームはオーバーデザインとなり、複雑な信頼性と EM の要求の増大により、基本的なスペックが犠牲となりました。電氣的認識のないレイアウトが長い間市場に出回り、ダイエリアを拡大させ、回路のパフォーマンスが低下しました。アドバンスドノードがコストを悪化させました。Virtuoso Layout Suite EDA はデザインパラダイムを変化させました。Virtuoso Analog Design Environment XL と Virtuoso Layout Suite EAD を同時に使用すると、Virtuoso Layout Design Environment XL 上で部分レイアウトから生まれる寄生を考量した再シミュレーションを行うことができます。レイアウトの影響をもつ仕様を満たすレイアウトと回路を設計することができます。

Learn More

Virtuoso Layout Suite EAD は現在利用できます。詳しい情報は下記サイトを訪れてください。

http://www.cadence.com/products/cic/electrically_aware_design/pages/default.aspx

cadence

日本ケイデンス・デザイン・システムズ社

本社 / 〒222-0033 神奈川県横浜市港北区新横浜 2-100-45
営業本部
TEL.(045)475-8410 FAX.(045)475-8415
〒541-0054 大阪府大阪市中央区南本町 2-6-12 サンマリオン NBF タワー16F
TEL.(06)6121-8095 FAX.(06)6121-7510
<https://www.cadence.com/jp>

© 2017 Cadence Design Systems, Inc. All rights reserved worldwide.
CadenceおよびCadenceロゴは、Cadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は、各社の商標または登録商標です。
* 掲載の内容は、2017年6月現在のものです。



販売代理店 **イノテック株式会社** ICソリューション本部

〒222-8580 神奈川県横浜市港北区新横浜 3-17-6
TEL.(045)474-2290,2291,2293(営) FAX.(045)474-2395
〒541-0054 大阪府大阪市中央区南本町 2-6-12 サンマリオン NBF タワー16F
TEL. (06)6121-7703(営) FAX. (06)6121-7720
URL <http://www.innotech.co.jp/>