Cadence.com will be under maintenance from Friday, Oct. 3rd at 6pm (PST) thru Sunday, Oct 5th at 11pm (PST).
Cadence.com login, registration, community posting and commenting functionalities will be disabled.
Home > Cadence Taiwan > 新聞發佈

Email

* Required Fields

Recipients email * (separate multiple addresses with commas)

Your name *

Your email *

Message *

Contact Us

* Required Fields
First Name *

Last Name *

Email *

Company / Institution *

Company Location *

Comments: *



Cadence益華電腦宣布14nm測試晶片投入試產 搭配ARM處理器與IBM FinFET製程技術

14奈米SOI FinFET製程充分發揚EDA、晶圓廠與IP供應商間的強大生態系合作關係,實現莫大的節電潛力

台灣新竹. 06 Nov 2012

2012年11月6日 台灣新竹 — 全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣布,配備運用IBM的FinFET製程技術而設計實現之ARM Cortex®-M0處理器的14奈米測試晶片投入試產。成功投產歸功於三大技術領袖的密切協作,三大廠商聯手建立了一個生態體系,在以FinFET為基礎的14奈米設計流程中,克服從設計到製造的各種新挑戰。

14奈米生態系統與晶片是ARM、Cadence®與IBM合作在14奈米以上的先進製程開發系統晶片(SoCs)之多年期協議的重大里程碑。運用FinFET技術的14奈米設計SoC實現了大幅減少耗電的承諾。

「這個晶片代表著先進製程技術的重大里程碑,這是三家公司的專家們通力協作的成果。」Cadence益華電腦晶片實現事業群資深副總裁徐季平表示:「FinFET設計為設計社群提供了重大的優勢,但也需要先進晶圓廠、IP與EDA技術的支持,以克服可觀的挑戰。

Cadence、IBM與ARM通力合作克服了這些挑戰,也為各種生產設計而發展出能夠支援14奈米FinFET開發的生態系統。」

這個晶片之所以開發,是為了要驗證14奈米設計專屬基礎IP的建構基塊。除了ARM處理器、SRAM記憶體區塊之外,還包含了其他區塊,為以FinFET為基礎的ARM Artisan®實體IP的基礎IP開發工作提供不可或缺的特性資料。
 
「每當SoC往更小的面積進行設計時,就會帶來新的挑戰,這些挑戰需要SoC設計產業鏈中的領導廠商通力合作,一起來解決。」ARM副總裁暨實體IP事業部總經理Dipesh Patel表示:「在14奈米的設計上,多數的挑戰來自於FinFET技術,而我們與Cadence和IBM的合作就是專注於實現14奈米FinFET技術在設計與經濟成本上的可行性,克服這些挑戰。」

ARM設計工程師們運用建立在IBM的絕緣層上覆矽(silicon-on-insulator,SOI)技術之上的14奈米FinFET技術的ARM Cortex-M0處理器,提供最佳的效能/功耗組合。採用周延的14奈米雙重曝光與FinFET支援方法,搭配使用Cadence技術的工程人員來設計FinFET 3D電晶體晶片。

「這次14奈米測試晶片試產是我們在SOI上運用內建的電介質隔離功能,而在FinFET取得的重大進展。」IBM半導體研發中心副總裁Gary Patton表示:「事實上,Cadence與ARM在設計解決方案上協同作業,將這個以IBM的FinFET技術為基礎的測試晶片投入試產。我們仍將繼續合作,在14奈米以上兌現全空乏型(fully depleted) SOI FinFET裝置的卓越功耗、效能與變異性控制的承諾。」

為了成功,工程師們必須要有14奈米與FinFET規則台(rule decks)以及更佳的時序分析的支援。這個晶片是運用Cadence Encounter® Digital Implementation (EDI)系統而設計實現的,具備運用Cadence Virtuoso工具而設計的ARM 8-track 14奈米FinFET標準單元庫。EDI系統提供按照以FinFET為基礎的14奈米DRC規則執行設計實現所需的先進數位功能,並納入全新GigaOpt最佳化技術,享受FinFET技術所提供的功耗與效能優勢。此外,這個解決方案也運用通過生產驗正的雙重曝光更正設計實現功能。Encounter Power System、Encounter Timing System與Cadence QRC Extraction提供支援14奈米FinFET結構的14nm時序與電源signoff功能。

關於益華電腦(Cadence Design Systems, Inc.)
益華電腦致力於推動全球電子設計的創新,於現今IC與電子領域具有舉足輕重地位。客戶利用益華電腦的軟體、硬體、智財與服務,設計並驗證先進半導體、消費性電子產品、網路架構、網通設備與電腦系統。益華電腦總部位於加州聖荷西市,世界各地皆設有營業處、設計中心與研發機構,就近為全球電子業者提供服務。進一步瞭解本公司、產品與服務,請前往公司網站:www.cadence.com



 
新竹分公司(Sales Office)
新竹科學園區工業東九路28號3F
TEL : 03-577-8951
FAX : 03-578-0422
免付費專線: 0800-351-589
website : www.cadence.com.tw
CDNLive Taiwan 2013

Taiwan Event