Home > Cadence Taiwan > 新聞發佈

Email

* Required Fields

Recipients email * (separate multiple addresses with commas)

Your name *

Your email *

Message *

Contact Us

* Required Fields
First Name *

Last Name *

Email *

Company / Institution *

Company Location *

Comments: *



Cadence SiP技術與Allegro Package Designer為攜帶型消費性電子市場完成最佳化

Cadence益華電腦IC封裝產品提供更高的效率與實用性,提高生產力並縮短設計時間

台灣新竹. 24 Oct 2012

2012年10月24 台灣新竹–全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣布,Allegro® 16.6 Package Designer與系統級封裝(SiP)佈局解決方案已經強化,支援新一代智慧型手機、平板電腦與超薄筆記型電腦的low-profile IC封裝需求。Allegro 16.6 Package Designer與Cadence® SiP Layout中的新功能包括晶粒佈局專用的開放腔式(open cavity)支援、能夠提高效率的全新焊線應用模式(Wirebond Application Mode),還有晶圓級晶片尺寸封裝(wafer-level-chip-scale-package,WLCSP)功能,提供IC封裝設計專用的業界最周延的設計與分析解決方案。

 「不斷攀升的高階與新一代IC封裝設計需求趨使我們運用創新設計工具與技術,以滿足客戶的需求。」Amkor公司產品管理副總裁Choon Heung Lee表示:「我們測試Allegro Package Designer與Cadence SiP Layout之後,預期Cadence益華電腦的IC封裝設計解決方案能夠幫助我們,克服先進封裝設計中不斷增加的挑戰。」

Cadence將許多功能融入Allegro工具中,克服短小/輕薄消費性電子產品IC封裝設計實現相關的挑戰。Allegro 16.6解決方案支援開放腔式佈局專用的嶄新資料庫物件,例如DRC與3-D檢視,以支援封裝基質凹洞中的晶粒佈局。全新的直覺式焊線應用模式(Wirebond Application Mode)尤其專注於焊線製程上,提高了產能。Cadence Allegro設計套裝能讀取和寫入更簡潔的GDSII資料,實現更高效率的WLCSP流程。全新的進階封裝繞線功能以Sigrity™ 技術為基礎,大幅加速封裝的基質層互連設計實現。最後,封裝評估、模型萃取、訊號與電源完整性分析也都以Sigrity技術為基礎,全都整合到Allegro 16.6解決方案中,使IC封裝設計流程的分析與signoff部分變得更容易且更快速。

「短小/輕薄消費性電子產品的設計挑戰不斷地驅動Cadence頂尖封裝設計工具的進步。」Cadence益華電腦PCB與IC封裝產品行銷協理Keith Felton表示:「除了從實質設計面提供IC封裝解決方案之外,Allegro現在也讓使用者能夠分析和驗證高效能、低功耗裝置,以供電子產品使用。這樣不僅縮短了設計時間,也縮短了上市前置時間。」

 上述Cadence® Allegro的全新強化實現了更高可預測性而且高效率的設計環境。此外,Allegro協同設計流程的改善也建立了晶片與封裝到PCB設計團隊之間的更佳協作,獲致更高的系統層效能與整體系統成本。

關於益華電腦(Cadence Design Systems, Inc.)
益華電腦致力於推動全球電子設計的創新,於現今IC與電子領域具有舉足輕重地位。客戶利用益華電腦的軟體、硬體、智財與服務,設計並驗證先進半導體、消費性電子產品、網路架構、網通設備與電腦系統。益華電腦總部位於加州聖荷西市,世界各地皆設有營業處、設計中心與研發機構,就近為全球電子業者提供服務。進一步瞭解本公司、產品與服務,請前往公司網站:www.cadence.com


 
新竹分公司(Sales Office)
新竹科學園區工業東九路28號3F
TEL : 03-577-8951
FAX : 03-578-0422
免付費專線: 0800-351-589
website : www.cadence.com.tw
CDNLive Taiwan 2013

Taiwan Event