Home > Cadence Taiwan > 新聞發佈

Email

* Required Fields

Recipients email * (separate multiple addresses with commas)

Your name *

Your email *

Message *

Contact Us

* Required Fields
First Name *

Last Name *

Email *

Company / Institution *

Company Location *

Comments: *



Cadence益華電腦推出創新的驗證偵錯器,大幅提高生產力並節省時間

嶄新的Incisive Debug Analyzer克服IP與SoC驗證挑戰,平均縮減40%偵錯時間

台灣新竹. 15 Oct 2012

2012年10月15日台灣新竹 — 全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣布,推出前所未有的創新驗證偵錯產品 — Incisive® Debug Analyzer,適用於RTL、testbench與SoC驗證,大幅縮減偵錯時間與精神。已經使用這種獨家、多重語言偵錯解決方案的Cadence® 客戶們表示,平均節省多達40%以上的時間。

「Incisive Debug Analyzer是創新的debug技術,幫助我們在幾分鐘內就完成以前需要耗費好幾個小時的debug工作,包括本公司HDL設計中複雜多重執行緒特性的根本原因,而在驗證環境中尤其重要。」Altair Semiconductor晶片設計副總裁Eli Zyss表示:「我們看到許多驗證與設計工程師們巧妙地運用Incisive Debug Analyzer中的製程後播放偵錯器與因果分析功能。不愧為絕佳的偵錯生產力推手。」

由於現在許多SoC公司將50%以上的整體驗證精力花費在偵錯上,Incisive Debug Analyzer以獨家偵錯功能克服這個重大的驗證瓶頸。例如,這個偵錯器讓使用者能夠在自己的硬體驗證語言(HVL)與硬體描述語言(HDL)之間來回變換。而且,使用者能夠直接點選行列或變數,往返穿梭於來源碼程式列執行時點或變數值變更時點,進而找出bug。
 
其他獨家功能還有整合式、互動記錄檔案分析功能與智慧型過濾和可點選訊息,讓使用者能夠直接前往來源碼或其他波形資料庫中感興趣的點。這個偵錯器提供適切的偵錯調查資料,讓使用者能夠迅速而且輕鬆地過濾來自任意平台的訊息(HVL與HDL碼),並藉由提供因果關係和偵錯線索而探究訊息的原因。
 
「我們的客戶都在尋求周延的RTL、testbench與SoC偵錯解決方案,以克服驗證偵錯的瓶頸。」Cadence益華電腦先進驗證解決方案研發副總裁Andy Eliopoulos表示:「Incisive Debug Analyzer為客戶提供絕佳功能、準確性、彈性與速度,以破記錄的時間找出並修正bug。」
 
Incisive Debug Analyzer天衣無縫地整合到既有Incisive偵錯流程中,完全駕馭SimVision以便波形和交易層偵錯。預計將在今年底發表。

關於益華電腦(Cadence Design Systems, Inc.)
益華電腦致力於推動全球電子設計的創新,於現今IC與電子領域具有舉足輕重地位。客戶利用益華電腦的軟體、硬體、智財與服務,設計並驗證先進半導體、消費性電子產品、網路架構、網通設備與電腦系統。益華電腦總部位於加州聖荷西市,世界各地皆設有營業處、設計中心與研發機構,就近為全球電子業者提供服務。進一步瞭解本公司、產品與服務,請前往公司網站:www.cadence.com


 
新竹分公司(Sales Office)
新竹科學園區工業東九路28號3F
TEL : 03-577-8951
FAX : 03-578-0422
免付費專線: 0800-351-589
website : www.cadence.com.tw
CDNLive Taiwan 2013

Taiwan Event