Home > Cadence Taiwan > 最新活動

最新活動


 
Low Power Workshop - Front-End Flow
24 Sep 2015
想了解協助每個設計環節功耗管理的設計方法,加速低功耗晶片設計實現嗎? Cadence益華電腦的通用功率格式(CPF)為基礎的參考設計流程能夠助您一臂之力,趕快參加Cadence益華電腦免費的低功耗設計流程hands-on產品推廣體驗營吧。
詳細內容我要報名

 
Low Power Flow Workshop - Back-End Flow
25 Sep 2015
想了解協助每個設計環節功耗管理的設計方法,加速低功耗晶片設計實現嗎? Cadence益華電腦的通用功率格式(CPF)為基礎的參考設計流程能夠助您一臂之力,趕快參加Cadence益華電腦免費的低功耗設計流程hands-on產品推廣體驗營吧。
詳細內容我要報名

 
Universal Verification Methodology (UVM)-System Verilog Workshop
06 Nov 2015
The Universal Verification Methodology (UVM) is the first truly open, interoperable, and proven verification methodology. The UVM is an open-source SystemVerilog class library and methodology that defines a framework for reusable verification IP (VIP) and tests. It is 100% IEEE 1800 SystemVerilog and provides building blocks (objects) and a common set of verification-related utilities. The UVM release will be under the Apache 2.0 license, enabling anyone to use UVM libraries for any purpose, including creation of derivative work.
詳細內容我要報名

 
Low Power Workshop - Front-End Flow
17 Dec 2015
想了解協助每個設計環節功耗管理的設計方法,加速低功耗晶片設計實現嗎? Cadence益華電腦的通用功率格式(CPF)為基礎的參考設計流程能夠助您一臂之力,趕快參加Cadence益華電腦免費的低功耗設計流程hands-on產品推廣體驗營吧。
詳細內容我要報名

 
Low Power Workshop - Back-End Flow
18 Dec 2015
想了解協助每個設計環節功耗管理的設計方法,加速低功耗晶片設計實現嗎? Cadence益華電腦的通用功率格式(CPF)為基礎的參考設計流程能夠助您一臂之力,趕快參加Cadence益華電腦免費的低功耗設計流程hands-on產品推廣體驗營吧。
詳細內容我要報名

 
新竹分公司(Sales Office)
新竹市科學工業園區篤行路6-5號2F (2F,No. 6-5, Du Sing Rd., Hsinchu Science Park,Hsinchu City,Taiwan)
TEL : 03-577-8951
FAX : 03-578-0422
免付費專線: 0800-351-589
website : www.cadence.com/tw
CDNLive Taiwan 2013

Taiwan Event