Home > Cadence Taiwan > Events > Event Details

Cadence益華電腦前端設計(Front-End Design Summit)技術研討會

 
活動類型:
Seminar  
活動日期:
26 Feb 2013 - 26 Feb 2013 9:30 AM  
活動地點:
Hsinchu  
  我要報名 »  

Take your design flow to the next level to meet your giga-scale and high-performance needs

 

Cadence益華電腦前端設計(Front-End Design)技術研討會

日期:  20130226 ()

時間:  9:00am – 16:00pm

地點新竹國賓飯店 10thBallroom A

 

當今的ASIC設計開發中,大規模、高速而且複雜的設計需求日漸高漲,工程師們使用布局與繞線工具之後,就很難解決嚴

重的邏輯繞線實務問題,導至更多的設計流程時間。為因應市場快速變化的需求,就需要更有效的分析方式與解決布局與

邏輯繞線的難題,以利實現最高利用率、並以快速與具成本效益地邁進量產階段。想了解 如何採用IC設計前段解決方案,

早一步使產品開發流程最佳化,大幅提高整體設計產能並增進獲利能力?

 

此次研討會將由Cadence美國研發部門高階主管Andy Lin領軍前端設計技術團隊,發表新世代產品包含Advanced Synthesis, DFT, LEC, CCD ECO的解決方案,會中更將分享豐富且精采的客戶成功使用案例,並特別邀請智原科技分享採用Conformal ECO Designer的成功經驗。

 

*****

參加FED Summit就有機會抽New iPad

活動免費,需預先報名,歡迎踴躍參加!

 

*****


Time Agenda Speaker
9:00-9:30 Registration  
9:30-9:50 FED Technology Overview & Roadmap Cadence: Andy Lin
9:50-10:30 Do More ECOs Faster with Conformal ECO Designer  Cadence: Cheng-ta
10:30-10:45 Teatime   
10:45-11:30 Boosting your productivity with LEC's latest advancements  Cadence: Andy Lin
11:30-12:15 Learn about Cadence's latest Test advancements and trends in SOC and 3D IC Test  Cadence: Andy Hughes
12:15-1:30 Lunch  
1:30-2:15 ECO experience sharing with Conformal ECO-by Faraday
Faraday: Huan-Yu Chen, Senior CAD Engineer
2:15-3:00 Physical-Aware, High-Capacity RTL Synthesis for Advanced Node, High Performance Designs Cadence: Mark Ou
3:00-3:15 Teatime   
3:15-4:00 Getting the most comprehensive low power coverage with Conformal Low Power  Cadence: Amy Chen
4:00-4:15 Q&A, Lucky Draw  


Questions About this Event?Send email to training_taiwan@cadence.com

我要報名 »