Home > Cadence Taiwan > 新聞發佈


Cadence設計工具通過台積公司16奈米 FinFET製程與 20奈米製程的完整製程認證

台灣新竹. 31 May 2013

新聞重點
**DRM與SPICE模型V0.1工具認證讓晶片設計人員能夠儘快存取台積公司16奈米FinFET製程
**達成台積公司20奈米製程的完整製程認證
 
2013年5月31日台灣新竹 — 全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)今天宣布,該公司的系統晶片開發工具已經通過台積公司16奈米FinFET製程的設計參考手冊(design rule manual, DRM)第0.1版與SPICE模型工具認證。在早期階段就達成工具認證里程碑,意謂著先進製程客戶能夠著手開發設計,並駕馭新一代行動平台所需的低功耗與高效能優勢。

工具認證扮演16奈米FinFET技術專屬設計基礎架構的基石角色。通過認證的Cadence工具包括: Spectre、Liberate, Virtuoso®、 Encounter® Digital Implementation (EDI) System、Encounter Timing System、Virtuoso Power System、Encounter Power System、Physical Verification System 以及QRC Extraction。還有幾項Cadence設計IP產品可供客戶在這個先進製程測試晶片。
 
此外,台積公司已經認證立即可以投入生產的Cadence益華電腦20奈米製程專屬設計流程。客戶現在可以享用Cadence益華電腦流程為先進製程所提供的速度、功耗與面積優勢。

整個工具鏈已經透過ARM Cortex-A9處理器的設計通過了20奈米認證,而且是第一個台積公司20SoC製程技術專屬的整合式工具認證。Cadence益華電腦提供工具包括Virtuoso、EDI System、Encounter Timing System、Encounter Power System、
Virtuoso Power System、Physical Verification System與QRC Extraction。

「儘可能在解決方案開發的最早階段進行垂直協作,就是實現協同最佳化解決方案的關鍵。」Cadence益華電腦晶片實現事業群研發資深副總裁徐季平博士表示:「台積公司通過16奈米FinFET與20奈米設計的Cadence工具認證,就是雙方承諾聯手協助彼此客戶確保成功的最佳背書。」

「我們透過台積公司Open Innovation Platform® 協作模式,儘早達成了DRM & SPICE認證,讓訊號設計團隊能夠滿懷信心地運用這些Cadence益華電腦工具,儘快開發高效能、低功耗16奈米FinFET設計。」台積公司設計基礎架構行銷事業部資深協理Suk Lee表示:「Cadence益華電腦工具的20奈米認證意謂著,他們已經做好萬全準備,能夠克服以台積公司20奈米製程為目標之設計的獨一無二挑戰。」

日前發表ARM與Cadence合作實現台積公司 16nm FinFET 製程上業界第一個Cortex-A57 64位元處理器(新聞鏈結)相互輝映,這也是同樣運用Cadence益華電腦技術開發的。

關於益華電腦
益華電腦致力於推動全球電子設計的創新,於現今IC與電子領域具有舉足輕重地位。客戶利用益華電腦的軟體、硬體、智財與服務,設計並驗證先進半導體、消費性電子產品、網路架構、網通設備與電腦系統。益華電腦總部位於加州聖荷西市,世界各地皆設有營業處、設計中心與研發機構,就近為全球電子業者提供服務。進一步瞭解本公司、產品與服務,請前往公司網站:
www.cadence.com


 
新竹分公司(Sales Office)
新竹科學園區工業東九路28號3F
TEL : 03-577-8951
FAX : 03-578-0422
免付費專線: 0800-351-589
website : www.cadence.com.tw
CDNLive Taiwan 2013

Taiwan Event