Home > Cadence Taiwan > 新聞發佈


Cadence OrCAD 16.6 PCB解決方案 推升20% PSpice模擬表現

OrCAD產品增強PCB模擬、訊號整合、以及TCl編程功能,使用戶可以客製、控制和加速產品創建

台灣新竹. 08 Oct 2012

2012年10月 7 日; 台灣新竹 – 全球電子設計創新領先企業Cadence益華電腦近日發布了具有一系列新功能的Cadence® OrCAD® 16.6 PCB設計解決方案,增強用戶客製功能,模擬性能提高20%,讓用戶得以更快、更有預見性地創建產品。同時,新型訊號整合(signal-integrity)流程引導設計自動化邁向更高的層次,使得快速設計所需要的預佈線拓撲、約束開發和發展的性能導向數位電路模擬,具有了更好的可用性和生產率。
 
OrCAD 16.6 PSpice通過改善模擬收斂(simulation convergence) 及平均提高20%模擬速度,從而提高用戶的生產率。通過引入多核模擬支持系統,對於大型設計和MOSFETs和BJTs等複雜模型支配的設計效能將顯著地提高。
 
Terma A/S高級工程師Hans Jensen指出:「我們參與了OrCAD 16.6的早期編碼測試項目,對Capture和PSpice的性能改善印象非常深刻。這個新版本的性能提高在應對我們的設計挑戰方面有了很大進步,我們希望儘早在流程中採用這個新版本。」
 
16.6版本新型擴展的SI訊號整合流程,提供了OrCAD Capture和OrCAD PCB SI 產品之間的無縫雙向介面。這種新型整合實現了簡化預佈線拓撲和約束開發的自動化和全面的設計方法,提高生產率100%。
 
Cadence負責OrCAD產品行銷主管Josh Moore說:「借助於OrCAD 16.6產品線的新功能,工程師們將會獲得顯著的可用性、性能和生產率提升。這個OrCAD版本的發表,推展和提升了Cadence主流PCB設計解決方案,使用戶得到更好的裝備,從而應對當今高速和混合訊號設計方面的挑戰。」
 
OrCAD 16.6 同時還擴展了Tcl編程功能和OrCAD Capture 到PSpice的應用方法。因此,用戶可以在標準的"out-of-box"解決方案所能提供的範圍之外擴展和客製他們的模擬和環境。通過Tcl取用模擬數據和環境,用戶可以設定任一參數誤差值來執行客製化模擬,對應(map)使用者參數,或以用戶定義的方程式來執行PSpice程式。如需要更多Cadence OrCAD產品訊息,歡迎上網查詢www.cadence.com/products/pcb/pages/whatsnew.aspx


 
新竹分公司(Sales Office)
新竹科學園區工業東九路28號3F
TEL : 03-577-8951
FAX : 03-578-0422
免付費專線: 0800-351-589
website : www.cadence.com.tw
CDNLive Taiwan 2013

Taiwan Event