Home > Cadence Taiwan > 新聞發佈

Email

* Required Fields

Recipients email * (separate multiple addresses with commas)

Your name *

Your email *

Message *

Contact Us

* Required Fields
First Name *

Last Name *

Email *

Company / Institution *

Company Location *

Comments: *



Cadence益華電腦針對28奈米製程 為台積公司類比/混合訊號設計參考流程1.0版提供廣泛支援

此項合作運用領先業界的混合訊號技術 支援全方位EDA360晶片實現解決方案

台灣新竹. 18 Jun 2010

2010年6月18日; 台灣新竹 – 全球電子設計創新領導廠商Cadence益華電腦今天宣布,支援台灣積體電路製造股份有限公司 (以下簡稱台積公司) 類比/混合訊號 (Analog/Mixed-Signal; 以下簡稱AMS) 設計參考流程1.0版,以實現先進的28奈米製程技術。Cadence益華電腦與台積公司在這項全新設計參考流程上的合作,將可協助促進先進混合訊號設計的上市時程,幫助降低在設計基礎架構的冗餘投資,並提高投資報酬。
 
 
「與Cadence益華電腦之間的合作夥伴關係,是客戶實現先進類比/混合訊號設計成功不可或缺的一環。」台積公司設計方法與服務行銷副處長Tom Quan表示:「針對28奈米製程的台積公司AMS 設計參考設計流程,藉由運用最新製程技術的優勢,推出目前業界最完善建立、驗證與生產晶片的設計方法。我們非常樂於與Cadence益華電腦以及整個台積公司開放創新平台 (Open Innovation Platform™) 生態系統繼續合作,以確保我們的技術能夠跟上新興設計挑戰的腳步,在設計基礎架構下讓客戶獲得最高的投資報酬。」
 
 
這個設計參考流程強化為設計團隊提供極大的助益,達成高效率而且具備成本效益的晶片實現(Silicon Realization)目標,可稱為Cadence EDA360策略的支柱。
 
 
Cadence益華電腦混合訊號技術為台積公司嶄新的28奈米設計參考流程提供非常周延的產品支援,一步步協助設計邁向晶片實現。Cadence益華電腦與台積公司的合作解決當今在無線、網路架構、消費性與其他應用方面,晶片設計中類比與混合訊號功能日益高漲的複雜性,也滿足了整合的需求。
 
 
「隨著無線、網路架構、消費性與CPU設計複雜度日益增加,類比與混合訊號IP將會占有晶片設計的50%以上。」Cadence益華電腦產品管理事業群處長Sandeep Mehndiratta表示:「Cadence益華電腦支援的台積公司 AMS 設計參考流程 1.0版,專為台積公司晶片技術最佳化,為客戶提供周延的設計、驗證與設計實現解決方案,實現28奈米製程最高設計品質的先進混合訊號設計。」
 
 
台積公司設計參考流程融合來自Virtuoso客製化平台的各種Cadence益華電腦技術陣容,涵蓋在28奈米製程的AMS IP設計、驗證與設計實現。在先進28奈米設計經驗證的技術基礎上,Cadence益華電腦與台積公司合作,實現了電路圖設計、AMS驗證、RF與transient noise分析、yield sensitivity分析、constraints-driven佈局、類比佈局與繞線、實體驗證、DFM-aware的寄生萃取、IR  drop以及electromigration分析等。


 
新竹分公司(Sales Office)
新竹科學園區工業東九路28號3F
TEL : 03-577-8951
FAX : 03-578-0422
免付費專線: 0800-351-589
website : www.cadence.com.tw
CDNLive Taiwan 2013

Taiwan Event