如果看不到以下畫面,請點選這裡 click here.
 


想成為Cadence永久網站會員? 趕快登入吧!


Feedback

Email us

Unsubscribe

unsubscribe

 
Q3 2008    
編者的話
 
 

 

Cadence 成就電子產業20年

二十年的半導體發展就像編年史,涵蓋了微處理器、高階記憶體晶片、無線通訊等各種驚人的發展。在見識到製程技術從1微米持續降至45奈米甚至更低製程的過程中,還有什麼比這更撼動人心的事情呢?而這個發展歷仍持續演進著。儘管半導體產業幾度興衰,但過去20年來卻是一趟豐碩的旅程。Cadence益華電腦在台灣的耕耘也超過了雙十年華,亦見證了台灣半導體業20年的發展歷程與演進。....更多

 

 

 
相關報導

*

全新 Cadence 設計技術克服產品微型化挑戰 為IC 封裝/SiP 設計人員解決設計與低功耗之難題

*

Cadence益華電腦推出C-to-Silicon Compiler 拓展系統層級產品
* CADENCE 益華電腦ALLEGRO GRE技術 榮獲和碩聯合科技(PEGATRON)採用
* 科管局SIPP計畫 領先全球建置MEMS-SoC Design Kit 加速MEMS-SoC 設計產業發展

*

OKI 採用Cadence 與 Open Verification Methodology (OVM) 加速產品開發

*

Cadence益華電腦為台積公司設計參考流程 9.0版 提供先進可製造性設計解決方案、統計分析以及低耗電設計技術

*

聯華電子與益華電腦合作推出以通用功率格式為基礎的65奈米低功率參考設計流程
 
成功案例

*

John Glossner, Sandbridge Technologies技術長闡述Sandbridge以及Cadence 如何以multi-threaded DSP架構共同開發革命性的手持行動應用產品
  * Cadence and Renesas: Cadence Encounter Timing System幫助瑞薩半導體 (Renesas) 降低65奈米以下製程設計的 "Pessimistic" Compensation
 
Cadence使用者部落格

*

任何關心OPC 或 DFM的人必讀

*

Design space exploration
 
專業書籍推薦

*

OVM聖經 "Step-by-Step Functional Verification with SystemVerilog and OVM" 到貨

 

Step-by-step Functional Verification with SystemVerilog and OVM