如果看不到以下畫面,請點選這裡 click here.



Cadence Litho Electrical Analyzer and Open Verification Methodology (OVM) won International Engineering Consortium (IEC) award!

more news, please click here.

Feedback

Email us

Unsubscribe

unsubscribe

 
Q1 2008    
最新消息
* Cadence益華電腦與明導國際(Mentor)宣布Open Verification Methodology (OVM) 即日起可供下載
 
相關新聞

*

Cadence益華電腦與BMW Motorsport簽訂長期合作協議

*

Cadence益華電腦以及ARM安謀國際共同合作為多核心與低功耗設計提供參考設計方法

*

Cadence益華電腦慶祝Encounter Timing System全球客戶數達100家

*

聯華電子針對Cadence益華電腦新版Virtuoso平台 推出可加速65奈米設計生產的晶圓專工設計套件

*

Cadence益華電腦以高效能的Enterprise Verification提升設計生產力
 
技術文章

*

Infineon 採用Virtuoso Passive Component Designer 整合在其 "Inductor on Demand" 設計流程中
 
成功案例

*

IBM以Cadence益華電腦 Allegro System Architect Multi-style Design Entry 解決方案加速大型 PCB 系統設計
 
專訪節錄

*

眾望所歸的 SystemVerilog Open Verification Methodology

*

如何客製化您的低功耗設計流程