If you have trouble reading this message, please click here.
 
 
 
Cadence AMS Designer 荣膺 “2012中国年度电子成就奖” 年度最佳 “EDA/开发工具” 奖
Cadence 联合三星晶圆厂推出面向32、28和20纳米芯片设计的可制造性设计解决方案
Cadence 出版当代 IC 高级验证的权威书刊-《Advanced Verification Topics
 

 

经中国电子设计工程师投票,Cadence AMS Designer 荣膺2012中国年度电子成就奖之年度最佳EDA/开发工具产品奖。

AMS Designer是Cadence著名的混合信号仿真工具软件,多年来已被广泛地应用于IC工业界。其最新增强的功能和特点受到经验丰富的工程人员的青睐和关注。

> READ MORE

Cadence已经与三星电子旗下三星晶圆厂合作开发世界级的可制造性设计(DFM)基础架构,用于生产最先进的芯片。

该新流程解决了随机与系统性良品率问题,面向基于Cadence Encounter数字与Cadence Virtuoso定制/模拟实现方案的高级节点设计,为客户提供了可靠的晶圆厂选择。

> READ MORE

Cadence 出版了一本为验证工程师提供帮助的新书-《Advanced Verification Topics》。 该书由Cadence 8位验证专家执笔,深入探讨了当今最复杂IP与系统级芯片(SoC)验证的最新技术与方法学。

总共229页的《Advanced Verification Topics》目前已经在 Amazon.comLulu.com销售

> READ MORE

 
  市场活动回顾  
 

EDI V11.1 Seminars & FED Seminar

新春伊始,Cadence公司于2月在北京、上海、深圳、长沙、香港等地举办了“Encounter数字实现系统V11.1先进技术”研讨会以及“Front-end Design数字前端设计”系列研讨会,与会者反响热烈!

在“Encounter数字实现系统V11.1”研讨会上,来自Cadence美国数字实现研发部门的副总裁Frank Leu先生为与会者详细讲解了11.1新版本新功能,数字实现设计全流程以及如何加速实现最先进的SoC设计。

“Front-end Design数字前端设计”研讨会上通过实际案例以及最新技术,介绍了如何帮助设计者进行多目标并行设计收敛,在RTL级评估功耗,获取前后端一致的性能和面积等目标,低功耗设计中的复杂性,如何降低设计拥塞,插入DFT结构,检查逻辑等同性,及如何在SoC上实现ECO。会上来自美国数字前端研发部门副总裁Andy Lin博士带领其精英团队与本地设计者就物理综合,低功耗综合,集成测试,约束管理,分层次设计,虚拟原型设计,ECO自动处理,高级ECO 逻辑优化,低功耗逻辑等效性检验和晶体管级验证覆盖等方面进行了深入交流。

如果您对以上2个研讨会感兴趣,请发送邮件到 event_cn@cadence.com 索要会议资料

 

 
   
  Frank Leu先生演讲 EDI V11.1 参会者 Andy Lin博士演讲 FED Seminar 参会者  
     
 
欲了解更多Cadence信息,敬请登录 www.cadence.com.cn