|
|
Q4 2010
编者寄语
|
| 告别“十一五”，展望“十二五”。迈入十二月，中国半导体行业即将迎来又一个充满机遇和挑战的一年。一年一度的行业盛会——“2010
中国半导体行业协会集成电路设计分会年会暨物联网与IC 设计高峰论坛”于12
月1日在无锡如期举行。受大会组委会邀请，Cadence公司资深副总裁兼首席营销官约翰•布鲁格曼先生作为嘉宾在上午的高峰论坛上做了主题演讲，为来自全国产业链各厂商的数百位业内精英诠释了“EDA的新愿景—EDA360，一场正在进行的变革”。以全新的视角分析了EDA行业的市场状况、行业为来的发展方向和必须具备的能力。而在12月2日的专题论坛中，Cadence公司技术经理张立伟先生的“运用来自Cadence的最佳UVM技术验证您的复杂SoC“
以及Cadence公司全球服务部门资深业务拓展经理白亦先生题为“EDA设计服务帮助客户获得突破性成果”的演讲则为大会带来最新技术、解决方案以及服务的信息，获得与听众的良好反响。 |
|
| |
| 成功故事 |
| 中芯国际将采用Cadence公司 DFM 和低功耗Silicon
Realization技术作为构建其65纳米参考流程 » |
| 中国领先的晶圆厂表示通过Cadence的Silicon
Realization技术大幅提高了生产力 了解详情» |
|
“我们的共同客户将会从Cadence对参考流程4.1的贡献中大大获益，它解决了在65纳米节点上遇到的两个重要问题，设计余量和良率（design
margins and yields）。全面应用端到端Cadence Silicon
Realization流程进行数字设计、验证与实现，结合我们的参考流程，将会让我们的客户达到更高的效率、生产力以及提高芯片的质量，缩短上市时间。” |
| 朱敏——中芯国际设计服务部资深总监 |
| |
| 中芯国际在65-40纳米设计中采用Cadence硅实现端对端产品线 » |
| 设计、验证和实现技术的整合提高了先进节点、低功耗设计的效率 了解详情» |
| “多年来我们在尖端设计方面一直同Cadence保持合作，而现在我们决定采用一个完整的端对端解决方案，帮我们的客户达到更高品质的设计。双方在65纳米及以下的合作将为我们共同的客户带来诸多益处，从而有助于加速客户对先进工艺技术的采用。” |
| 季克非先生——中芯国际商务长 |
| |
| 更多... |
| | |
| 热点追踪 |
Cadence推出了一种新的整体式硅实现方法，推动芯片开发超越使用点工具进行的修补方式，转向一种流线化的、端对端式、综合了技术、工具和方法学的方式。
和半导体和系统企业传统上在达到硅实现过程中所采用的谨慎的、条块分割式方法相比，这种方法是一种重大突破。硅实现这一术语是指将设计变为硅片所需要的所有步骤，它是EDA360行动的重要组成部分。
Cadence®这种新的方法着力提供满足三个方面要求的产品和技术，以获得决定性的硅实现道路，这三个方面是：
统一的设计意图、设计抽取和设计收敛。
目前芯片和系统制造商所面临的最大技术和商务挑战是：混合信号、低功耗、十亿门/十亿赫兹、验证、SiP和协同设计、整体效率和指标。满足了以上三项要求的设计，能为这些制造商带来明显和可量化的效率、可预测性及盈利能力的提升...
了解详细技术信息，点击此处下载Silicon
Realization
白皮书 | | |
