If you're having trouble reading this message, please click here.

往期eNewsletter



有奖问答

问:Cadence刚推出的C-to-Silicon Compiler,这是一种()的产品,能够让设计师在开发新型SoC,创建和复用系统级芯片IP的过程中,将生产力提高10倍,可以减少系统规格与设计实现之间的反复,这些在消费电子、无线和有线网络市场是特别重要的。该产品的发布, 标志Cadence将其领先优势拓展到()级相关领域.

提交 » 您的答案,
获赠网络电话。
(前10位)



中文技术资料下载
Cadence设计创建Datasheet
Virtuoso GXL Datashee



培训课程预告


退订
Cadence尊重您的上网时间及隐私。如您不愿再收到该刊物,请发送电邮退订。
unsubscribe »



信息反馈
关于此刊物,我们乐意倾听您的意见并回答您的问题。
Email us »









 





Q3 2008    
编者寄语

Cadence迎来双十年华:推动电子发展20载了解详情»
客户,合作伙伴和朋友回忆Cadence 20年的创新»

2008年9月,Cadence公司宣布推出为半导体设计而准备的服务式软件(SaaS)。这些通过实际制造验证的、随时可用的设计环境,可以通过互联网访问,让设计团队可以迅速提高生产力,并降低风险和成本。Cadence Hosted Design Solutions可用于定制IC设计、逻辑设计、物理设计、高级低功耗、功能验证和数字实现。

News | Overview | Datasheet


Cadence 和Mentor Graphics公司共同宣布, 业内第一本关于Open Verification Methodology 的书--《Step-by-Step Functional Verification with SystemVerilog and OVM》业已出版。该书由功能验证领域的领导者Dr. Sasan Iman撰写,Iman是SiMantis Inc. 的负责人,Escalade Corp.模拟技术前任总监。此前撰写的 e verification language 和低功耗设计方法学方面的书已经被设计和验证工程师所广泛接受。了解详情或购买»

 
新闻速递
  • Cadence拓展其企业级验证解决方案加入规划、统一验证指标与业界数据库 »
  • Cadence Encounter Power System为高级节点设计提供新一代功率完整性与签收
         分析功能 »
  • Cadence扩大其在低功耗领域领先地位,实现早期动态功耗分析与Pre-RTL探索 »
  • 全新Cadence设计技术为IC封装/SiP设计师解决小型化、产品设计与低功耗挑战 »
  • Cadence推出面向PCB的约束驱动的高密度互连设计流程 »
         更多...
  •  
    热点追踪
    我们希望在中国IC设计业扮演“推手”的角色,成为中国电子系统及芯片设计业的一个不可或缺的伙伴。“创新工具助中华,芯片技术兴产业”,我们期望经由Cadence的设计工具及服务提升中国IC设计公司的能力,推动创新,以便在国内打造世界级的IC设计公司,在世界舞台上竞争。 Cadence公司全球副总裁兼亚太区总裁居龙先生在接受记者采访时表示。 (消息来源:《半导体行业》业界访谈-胡平生)

    “IC产业是技术进展最快,创新也最为集中的产业,EDA公司则是整个产业链的创新源头,我们最大的价值就是使客户具备创新的能力。”居龙先生与您分享对中国IC市场的理解与感悟... (消息来源:《EDN China》高峰视点- 姚琳、丛秋波)
     
    活动回顾
    Cadence 看重对客户未来的影响和以及对客户的承诺,而大量来自客户的投入开发也成就了Cadence的创新技术,进而通过Cadence最新的产品和技术帮助设计社区在复杂多变的世界中加速设计创新。在7月15日以“节能,创新,和谐”为主题,旨在为电子产业创造“共赢”的生态环境的CDNLive!Beijing2008用户大会上, Cadence公司总裁兼首席执行官Mike Fister先生、Cadence公司技术专家高级副总裁兼首席技术官Ted Vucurevich宣布推出C-to-Silicon Compiler这一高阶综合产品,让客户可以减少系统规格与设计实现之间的反复,并为设计师在创建和复用系统级芯片IP的过程中,将生产力提高10倍。