挑战：由应用推动的市场
软件正在超越硬件，成为系统开发成本、进度与风险的主要推动因素。由于软件应用成为产品的主要区别因素，系统公司需要半导体公司提供的不止是晶片，而是完整的软硬件系统，为应用部署做准备。
高效与具有盈利价值的System Realization需要一系列的开发平台，秉承以下三大原则：
- 开放——支持语言/协议标准与第三方工具。
- 连接——平台、任务与软硬件领域之间的快速移植。
- 可升级——充分的性能、容量与内置软件的大量发布。
解决方案：系统开发套件
Cadence® 系统开发套件加快系统集成、验证，带来一系列四个相连的平台，用于同步软硬件设计与验证。该技术涵盖整个设计周期，从初期的结构级软件开发到测试向量仿真与系统验证再到成型。它对第三方产品敞开了怀抱，并支持业界标准与多级设计抽象。它允许四个平台与软硬件领域之间的轻松转移。它还能进行升级，满足扩张时的性能、容量与数量需要。
系统开发套件建立于Incisive®验证平台与Palladium® XP验证计算平台等市场领先的Cadence技术之上，用两个最新的硬件敏感型软件开发平台强化了熟悉的模拟与仿真环境的功能。四个平台中的每一个都对系统开发流程的不同部分进行了优化。
Cadence虚拟系统平台
虚拟系统平台是一种新型解决方案，用于结构与成型设计阶段的早期软件开发。它提供了一个完整的软硬件调试环境，利用其独特的多核功能，被连接到RTL验证流程，还可使全新事务级模型（TLMs）的创建加快进度和自动进行。虚拟系统平台对于预RTL、结构级软件开发非常理想，还可以用于后RTL模式，生成虚拟原型，为参考电路板提供另外的选择。
- 基于SystemC® TLM 2.0 与 IEEE 1666 标准
- 支持第三方处理器型号 (ARM® Fast Models、Imperas OVP models)
- 支持第三方软件调试器 (ARM, Lauterbach, GDB)
- 对应单核到多核的软件开发与调试，性能可以达到数百兆赫兹
Cadence Incisive Verification Platform
Incisive Verification Platform享誉多年，是一个完整的工具系列，为模块与芯片级验证而优化，将测试向量仿真作为焦点。它还包含验证规划与管理技术、验证IP创建与重用、混合信号仿真以及形式分析。Incisive Software Extensions生成一个系统测试向量，可以在处理器模型上进行软件执行，从而能进行软件驱动验证。Incisive Verification Platform还提供了一个指标驱动的验证流程，从一个可执行的验证计划开始，收集与分析覆盖指标，并且根据需要做出改变，以实现闭合。
- 支持 e, SystemC与SystemVerilog 语言
- 支持可加速的通用验证技术（UVM）
- 提供SimVision调试用户界面给套件中所有其他平台使用
- 支持混合信号环境
Cadence Verification Computing Platform
Verification Computing Platform (Palladium XP)在单一的环境中执行高级仿真加速与模拟，有热交换功能，可以在任务间即时转移。它非常适合长时间的衰退测试与系统验证，可执行软硬件协同验证，并且对软硬件IP提供灵活的支持。Verification Computing Platform的事务型加速功能，加上加速验证IP，通过多个界面与第三方工具加快了指标驱动的UVM验证流程。Cadence SpeedBridge Adapters可以连接到现实的硬件进行电路内模拟。
- 支持 e、 SystemC与SystemVerilog语言、UVM与Accellera SCE-MI
- 支持高达20亿门与4MHz速度的配置
- 支持动态功率分析与低功耗验证
- 最高支持512个用户同时操作以及400万门的粒度
Cadence Rapid Prototyping Platform
最新的FPGA成型解决方案结合高容量FPGA电路板与一个完整的实现和调试软件流程。快速成型平台非常适合彻底的衰退测试与周期精确的软件开发，可以加快上手应用的时间，自动进行多FPGA分割，并包含强大的调试功能。
- 使用一个基于ASIC RTL的流程，采用标准设计语言
- 支持标准界面（PCI Express、Ethernet、USB）与Cadence SpeedBridge® Adapters
- 内置Altera Stratix IV硬件与软件
- 可升级到30M ASIC门与数十兆赫的执行速度