验证是当今SoC开发的最大挑战
总项目成本在提高，而验证成本与风险的提升速度更快，成为SoC开发团队最大的障碍。在很多领先的企业里，验证成本如今已占到总项目成本的60%以上，而且这些成本还在继续升高。传统验证流程与方法无法再解决这些问题，工程师需要独特的功能支持加快晶片实现所需的意图、提取与集中。
指标对于管理验证成本与风险至关重要
合理的指标对于管理验证过程是至关重要的，从初步验证计划开发到整个验证流程。对验证流程有清晰的了解，工程师才能优化其资源，并管理验证成本。指标驱动型验证流程能尽早发现验证瓶颈，并保证验证团队与资源得到有效安排，以最快、最理想的方式实现验证闭合。
业界领先的验证技术基础
Cadence® Enterprise Verification Solution建立于业界领先的验证技术之上，被顶尖的SoC开发公司广泛采用。从建立验证计划、抓住验证意图开始，跨越验证的所有方面，Cadence的解决方案建立于一个指标驱动的方法学， 能即时测量验证过程的进展。仿真、形式分析、加速、模拟与软硬件协同验证——在所有的设计抽象层面上，良品率验证指标可以不断得到监控与报告。自动朝着验证目标收敛，问题与瓶颈会很快被发现，而资源可以被调配到解决最迫切的问题上。基于指标的结构会结合对比原验证计划进行汇报，提供适合所有管理层面的数据。
强大的产品体系与支持服务
Cadence 企业验证解决方案为用户提供了验证服务与培训，以及合作厂商的广泛产品体系，用于建立、补充、扩展和定制其验证环境。广泛的验证IP（VIP）产品组合让用户能轻松开始对标准界面进行验证，并确保其适应性。
Cadence企业验证解决方案:
- 降低项目成本: 通过验证自动化、现货供应的VIP、方法驱动的可升级性，以及指标驱动的方法，工程师可一直洞察验证流程内部，并更好地管理验证成本。更快更有预测性地朝着验证目标收敛，将项目的资源利用效率最大化，提供清晰的指标评估验证闭合。
- 消除风险: 由于项目与进度的可预测性，更高的效率，以及资源利用率的优化，工程师可以确定整个系统的质量与可靠性，可以优化验证流程管理。可执行的验证计划捕捉验证意图，消除错失关键步骤的风险。利用设计意图文件如断言与通用功率格式（CPF）确保彻底而合适的验证。相同的验证环境可用于所有级别的设计抽象（System C TLM、RTL与门），以确保一致性。
- 提供业界领先的验证解决方案: 工艺自动化与管理，在模块、芯片与全系统中使用可执行的计划与统一指标，集成到低功耗与混合信号流程，支持多个专业项目团队进行验证。
- • 建立一个IEEE标准的基础，领先的技术，强大的产品体系，与业界标准的方法学，例如统一验证方法学（UVM,）与开放验证方法学（OVM）。