可制造性签收
Cadence可制造性签收解决方案为光刻与CMP敏感性设计、晶片诊断与掩模数据准备提供技术支持。这些技术防止了生产中可能产生的影响，从而避免干扰电气性能。本解决方案分析设计上的系统性与随机性变量，优化设计，从而最大化良率。
实现
先进工艺节点的数字设计流程需要一个全面的RTL-to-GDSII解决方案。Encounter® Digital Implementation（EDI）系统为不确定性与生产敏感性设计闭合、低功耗、混合信号实现提供了一个完整的解决方案，将签收集成于一个单独、可升级的多CPU设计环境中，实现高容量、高性能数字实现。.
此外，为帮助用户创建具有良好制造稳定性的设计，Virtuoso® Analog Design Environment提供给设计师一套新的寄生参数评估与对比流程，及其优化算法。这些算法有助于更好的设计定位，使其提高良率，实现更好的高级匹配与灵敏性分析。
布线
通过创新的图形式结构与超线程技术，Cadence
NanoRoute® Router 提供了满足大型芯片设计所需的速度与容量。它的SMART2技术能在复杂SoC的物理实现过程中全面解决时序、面积、功率与可制造性约束。
时序分析
从前端逻辑设计到后端数字实现，
Encounter
Timing System 提供了一个统一的时序引擎，它带有信号完整性、热感与统计型静态时序分析等高级功能。
功耗分析
Encounter Power System 在设计与实现流程中提供了一致、集中的功耗分析与电源轨道完整性分析——涵盖布局/电源规划、物理实现、优化与签收。
寄生提取与分析
快速精确的寄生提取与分析是时序闭合与高质量晶片的关键。
Cadence QRC Extraction 提供所有纳米级设计所需功能，包括RF、模拟、混合信号、定制数字与单元。
仿真
可靠的
Virtuoso Spectre® 电路仿真器 是业界领先的模拟SPICE电路仿真器，有全面的晶圆厂支持。如今它包含了全新的turbo技术，能将性能提高5到10倍，确保晶片的精确，帮助设计师有效检验其设计。