登录
|
注册
|
资源库
|
全球网站
亚太
|
美国总部
|
欧洲
|
印度
|
以色列
|
日本
|
韩国
|
台湾
|
全球范围办公室查找
解决方案
公司产品
技术服务
培训与支持
产业联盟
社区(英文)
关于Cadence
解决方案
设计 IP
混合信号
低功耗设计
先进工艺节点设计
企业验证
托管设计
系统开发套件
解决方案主页
产品
系统级设计与验证
功能验证
逻辑设计
数字实现
定制设计
射频设计
PCB设计
IC封装与SiP设计
可制造性签收
更多产品
OrCAD产品
设计 IP
Cadence VIP 目录
IP 目录
所有产品目录
产品主页
能力与实践
设计方法学服务
设计服务
TSMC与Cadence DFM服务协作
教育服务
计划
SOI设计中枢
VCAD
服务主页
支持与服务
支持内容
支持流程
Cadence在线支持
软件下载
计算平台支持
大学软件计划
培训
培训内容
培训课程目录
全球培训中心
支持和培训主页
产业联盟
系统实现联盟
芯片代工厂计划
IP联盟
ChipEstimate.com - 芯片规划门户
Connections计划
验证联盟计划
渠道伙伴计划
功率促进联盟
标准和语言
PCB Service Bureaus
行业会员
产业联盟主页
用户社区
系统级设计与验证
功能验证
逻辑设计
数字实现
定制设计
射频设计
PCB设计
IC封装与SiP设计
可制造性签收
快速链接
所有博客
所有论坛
社区搜索
CDN
Live!
客户会议
社区主页
新闻与活动
新闻报道
最新活动
中国季风
客户成功案例
多媒体中心
公司信息与资源
Cadence研究实验室
社区参与
就业机会
联系我们
关于Cadence主页
Home
>
Cadence 中国
>
公司产品
> IC封装与SiP 设计资料库
IC封装与SiP 设计
38 resources found
Filter by type
All
Adoption Brief
Application Brief
Application Note
Article
Book
Brochure
Cadence Article
Conference Paper
Datasheet
Demo
Downloads
eBook
FAQ
Financial Report
Multimedia
Newsletter
Other
Overview
Presentation
Release Information
Success Story
Success Video
Technical Brief
Technical Paper
Webinar
White Paper
Title
Type
Rated
3D ICs with TSVs—Design Challenges and Requirements White Paper
Format: .PDF Date: 20 Dec 2011
White Paper
9
Recommend!
Cadence SiP Digital Design Datasheet
Format: .PDF (1MB) Date: 14 Dec 2011
Datasheet
0
Recommend!
Addressing the Business Challenge of Building Differentiated Products through Miniaturization White Paper
Format: .PDF Date: 12 Dec 2011
White Paper
4
Recommend!
Building Differentiated Products through Shorter, More Predictable Design Cycles White Paper
Format: .PDF (3MB) Date: 12 Dec 2011
White Paper
5
Recommend!
Closing the Gaps to Electronics Success through Comprehensive Co-Design White Paper
Format: .PDF Date: 11 Dec 2011
White Paper
8
Recommend!
Allegro PCB Power Delivery Network Analysis Datasheet
Format: .PDF Date: 10 Oct 2011
Datasheet
0
Recommend!
Cadence Chip-Package-Board Co-Design Solution Datasheet
Format: .PDF (1.8MB) Date: 12 Aug 2011
Datasheet
1
Recommend!
Cadence and VeriSilicon Success Story
Format: .PDF Date: 27 May 2011
Success Story
2
Recommend!
Silicon Realization Empowers 3D-ICs with TSVs Technical Paper
Date: 27 May 2011
Technical Paper
2
Recommend!
Allegro Design Workbench Datasheet
Format: .PDF Date: 23 May 2011
Datasheet
11
Recommend!
Cadence IC Package Design Datasheet
Format: .PDF (3.2MB) Date: 23 May 2011
Datasheet
35
Recommend!
Archived webinar - Integrated 3D Full-Wave Analysis of Mixed-Signal 3D Packages
Date: 23 Jun 2010
Webinar
0
Recommend!
Archived webinar - Designing Mixed-Signal PCBs using Agilent ADS and the Allegro PCB RF Option
Date: 16 Jun 2010
Webinar
0
Recommend!
Archived webinar - Addressing DDR3 Timing Challenges
Date: 09 Jun 2010
Webinar
0
Recommend!
Archived webinar - Plan Your Design to Save Time and Reduce Layer Counts
Date: 20 May 2010
Webinar
0
Recommend!
Archived webinar - Speed up the Design of Your Dense and Complex PCBs
Date: 18 May 2010
Webinar
0
Recommend!
Xilinx RocketIO Design Kit
Date: 27 Oct 2009
Downloads
14
Recommend!
Cadence NewsLink - Issue 5
Date: 28 Sep 2009
Newsletter
2
Recommend!
Cadence NewsLink - Issue 4
Date: 03 Aug 2009
Newsletter
2
Recommend!
Cadence NewsLink - Issue 2
Date: 05 Mar 2009
Newsletter
3
Recommend!
Display
20
|
50
1
|
2
All Cadence Resources
»
Processing....
Processing....
Content Query Web Part [1]
EE Times: Cadence / Cisco DesignCon 2011 paper - Using co-design to optimize system interconnect paths
Mixed-signal 3D package design and analysis methodology discussed in Chip Design Magazine
3-D IC design: New possibilities for the wireless market
speakTECH Feeder Viewer for Community Server
Recent Blog Posts
Advances in Leadframe Packaging Lead Cadence and CDS to Collaboration
Cisco and Cadence Present Co-design Paper at DesignCon
Favorite Features of an IC Package Designer: Wirebonding
Visit the Community
»
Content Query Web Part [2]
Cadence 服务
支持与培训
软件下载
技术文档