登录
|
注册
|
资源库
|
全球网站
亚太
|
美国总部
|
欧洲
|
印度
|
以色列
|
日本
|
韩国
|
台湾
|
全球范围办公室查找
解决方案
公司产品
技术服务
培训与支持
产业联盟
社区(英文)
关于Cadence
解决方案
设计 IP
混合信号
低功耗设计
先进工艺节点设计
企业验证
托管设计
系统开发套件
解决方案主页
产品
系统级设计与验证
功能验证
逻辑设计
数字实现
定制设计
射频设计
PCB设计
IC封装与SiP设计
可制造性签收
更多产品
OrCAD产品
设计 IP
Cadence VIP 目录
IP 目录
所有产品目录
产品主页
能力与实践
设计方法学服务
设计服务
TSMC与Cadence DFM服务协作
教育服务
计划
SOI设计中枢
VCAD
服务主页
支持与服务
支持内容
支持流程
Cadence在线支持
软件下载
计算平台支持
大学软件计划
培训
培训内容
培训课程目录
全球培训中心
支持和培训主页
产业联盟
系统实现联盟
芯片代工厂计划
IP联盟
ChipEstimate.com - 芯片规划门户
Connections计划
验证联盟计划
渠道伙伴计划
功率促进联盟
标准和语言
PCB Service Bureaus
行业会员
产业联盟主页
用户社区
系统级设计与验证
功能验证
逻辑设计
数字实现
定制设计
射频设计
PCB设计
IC封装与SiP设计
可制造性签收
快速链接
所有博客
所有论坛
社区搜索
CDN
Live!
客户会议
社区主页
新闻与活动
新闻报道
最新活动
中国季风
客户成功案例
多媒体中心
公司信息与资源
Cadence研究实验室
社区参与
就业机会
联系我们
关于Cadence主页
Home
>
Cadence 中国
>
公司产品
> 功能验证产品
功能验证
验证管理
实现可预测的验证闭合需要自动化的规划和全面覆盖模块,芯片和系统级的管理指标。 Cadence公司®技术在跟踪针对功能,性能和进度目标不断变化的同时也可以跟踪设计的进度。它将模拟运行,错误分析和覆盖率数据进行自动管理,并对下一步收敛的步骤进行有效指导。
Incisive Enterprise Manager
从规划到收敛的验证自动化和指导。包括SystemVerilog和e功能覆盖能力。
了解更多
»
Incisive Design Team Manager
Drives verification closure using incrementally developed assertion and test list plans. Captures and quickly prioritizes failures.
了解更多
»
Incisive Desktop Manager
自动化和指导日常验证任务和结果的可视化。
了解更多
»
Incisive Enterprise Simulator
执行多语言覆盖率驱动的功能验证,分析和调试,从系统级到门级的自动化测试平台
了解更多
»
Incisive Enterprise Verifier
通过紧密集成的形式分析和仿真双引擎,Incisive Enterprise Verifier大大 加速设计初期进程,使早期就能发现设计错误,确保了深层错误的发现,使用更多的SVA和PSL覆盖率指标来实现验证的收敛,并通过基于断言的验证增加投资回报率
了解更多
»
Cadence VIP Catalog
该Cadence VIP产品提供了业界最广泛的复杂协议验证IP选择,其中包括超过15,000内存模型
了解更多
»
Incisive Verification Kit
自动化和简化了可重复使用的先进的验证技术的采用,提高效率和可预见性。使用交互式研讨会和集成的Incisive工具流程来学习掌握指标驱动验证方法学。
了解更多
»
Cadence Low-Power Methodology Kit
简化了低功耗技术的采用和优化该技术的使用。通过一个完整的前端到后端的方法,最佳实践,检查表,并参考流程来消除相应风险。
了解更多
»
验证IP
通过减轻IP,芯片和系统验证的大部份工作,并支持多种验证方法和各种工具,Cadence的VIP很容易适应各种验证环境,缩短验证时间,提高最终产品的质量。
Cadence VIP Catalog
该Cadence VIP产品提供了业界最广泛的复杂协议验证IP选择,其中包括超过15,000内存模型
了解更多
»
Incisive Verification Kit
自动化和简化了可重复使用的先进的验证技术的采用,提高效率和可预见性。使用交互式研讨会和集成的Incisive工具流程来学习掌握指标驱动验证方法学。
了解更多
»
Cadence Low-Power Methodology Kit
简化了低功耗技术的采用和优化该技术的使用。通过一个完整的前端到后端的方法,最佳实践,检查表,并参考流程来消除相应风险。
了解更多
»
验证环境仿真
验证往往成为当今高度集成的电子系统和芯片开发的瓶颈。 Cadence公司®自动化测试平台仿真解决方案通过提供用于反映进展情况的验证计划,设计意图的指标来提高验证的可预测性,生产力和质量;通过采用包括OVM,ERM,以及新兴的UVM方法学,并利用多核仿真技术来提高性能,来保证更好的硅实现。
Incisive Enterprise Specman Elite Testbench
通过自动化测试平台的产生和重用来提高模块,芯片和系统验证的质量与效率。
了解更多
»
Incisive Enterprise Simulator
执行多语言覆盖率驱动的功能验证,分析和调试,从系统级到门级的自动化测试平台
了解更多
»
Incisive Enterprise Verifier
通过紧密集成的形式分析和仿真双引擎,Incisive Enterprise Verifier大大 加速设计初期进程,使早期就能发现设计错误,确保了深层错误的发现,使用更多的SVA和PSL覆盖率指标来实现验证的收敛,并通过基于断言的验证增加投资回报率
了解更多
»
Cadence VIP Catalog
该Cadence VIP产品提供了业界最广泛的复杂协议验证IP选择,其中包括超过15,000内存模型
了解更多
»
Incisive Verification Kit
自动化和简化了可重复使用的先进的验证技术的采用,提高效率和可预见性。使用交互式研讨会和集成的Incisive工具流程来学习掌握指标驱动验证方法学。
了解更多
»
Cadence Low-Power Methodology Kit
简化了低功耗技术的采用和优化该技术的使用。通过一个完整的前端到后端的方法,最佳实践,检查表,并参考流程来消除相应风险。
了解更多
»
形式分析
既能减少设计和验证时间,又同时提高产品质量,要求我们找到一个绕过RTL测试平台仿真功能,又能通过断言来检测设计正确性的形式验证手段。 Cadence公司®形式分析技术让设计团队能在模拟测试平台搭建完成几个月前,通过断言为基础的方法,即使不生成测试向量就可测试RTL模块的行为。此外,考虑到形式分析和模拟验证平台是相互补充的技术,Cadence公司®多引擎技术充分利用两种方法的优势,相互通用的可扩展性和有效性的分析,以及贡献的覆盖指标,来进一步丰富加快以指标为驱动的SoC和硅的实现。
Incisive Formal Verifier
在验证环境可用之前,通过基于断言的验证进行形式化分析,检查RTL模块设计,来加速设计的收敛
了解更多
»
Incisive Enterprise Verifier
通过紧密集成的形式分析和仿真双引擎,Incisive Enterprise Verifier大大 加速设计初期进程,使早期就能发现设计错误,确保了深层错误的发现,使用更多的SVA和PSL覆盖率指标来实现验证的收敛,并通过基于断言的验证增加投资回报率
了解更多
»
Incisive Verification Kit
自动化和简化了可重复使用的先进的验证技术的采用,提高效率和可预见性。使用交互式研讨会和集成的Incisive工具流程来学习掌握指标驱动验证方法学。
了解更多
»
Cadence Low-Power Methodology Kit
简化了低功耗技术的采用和优化该技术的使用。通过一个完整的前端到后端的方法,最佳实践,检查表,并参考流程来消除相应风险。
了解更多
»
性能加速
今天的大型复杂设计要求验证工具提供更好的软件仿真性能。 Cadence公司®性能加速技术提供了高容量和模拟叠合,以提高性能和行为,RTL速度验证和门的水平。
Incisive Enterprise Manager
从规划到收敛的验证自动化和指导。包括SystemVerilog和e功能覆盖能力。
了解更多
»
Incisive Enterprise Simulator
执行多语言覆盖率驱动的功能验证,分析和调试,从系统级到门级的自动化测试平台
了解更多
»
Cadence VIP Catalog
该Cadence VIP产品提供了业界最广泛的复杂协议验证IP选择,其中包括超过15,000内存模型
了解更多
»
验证方法学
方法学是验证功能正确性的最关键环节之一,因为它为设计验证工程师提供了关于如何成功规划,实施,并收敛的路线图。 Cadence公司®功能验证与计划到收敛方法学集成了工具包里提供的一个全面的从IP到SoC级,可执行的,真实的设计和验证环境,从而加快先进验证流程的采用。
Incisive Plan-to-Closure Methodology
Steers verification with a system of best practices and optimized methods. Spans the full verification process, from creating automated, executable plans to achieving system-level closure.
了解更多
»
Open Verification Methodology
Facilitates true SystemVerilog interoperability with a standard library and a proven methodology. Eases the development and usage of plug-and-play verification IP.
了解更多
»
Incisive Verification Kit
自动化和简化了可重复使用的先进的验证技术的采用,提高效率和可预见性。使用交互式研讨会和集成的Incisive工具流程来学习掌握指标驱动验证方法学。
了解更多
»
Cadence Low-Power Methodology Kit
简化了低功耗技术的采用和优化该技术的使用。通过一个完整的前端到后端的方法,最佳实践,检查表,并参考流程来消除相应风险。
了解更多
»
Cadence VIP Catalog
该Cadence VIP产品提供了业界最广泛的复杂协议验证IP选择,其中包括超过15,000内存模型
了解更多
»
Incisive Design Team Manager
Drives verification closure using incrementally developed assertion and test list plans. Captures and quickly prioritizes failures.
了解更多
»
Incisive Desktop Manager
自动化和指导日常验证任务和结果的可视化。
了解更多
»
Incisive Enterprise Manager
从规划到收敛的验证自动化和指导。包括SystemVerilog和e功能覆盖能力。
了解更多
»
Incisive Enterprise Simulator
执行多语言覆盖率驱动的功能验证,分析和调试,从系统级到门级的自动化测试平台
了解更多
»
Incisive Enterprise Specman Elite Testbench
通过自动化测试平台的产生和重用来提高模块,芯片和系统验证的质量与效率。
了解更多
»
Incisive Enterprise Verifier
通过紧密集成的形式分析和仿真双引擎,Incisive Enterprise Verifier大大 加速设计初期进程,使早期就能发现设计错误,确保了深层错误的发现,使用更多的SVA和PSL覆盖率指标来实现验证的收敛,并通过基于断言的验证增加投资回报率
了解更多
»
Incisive Formal Verifier
在验证环境可用之前,通过基于断言的验证进行形式化分析,检查RTL模块设计,来加速设计的收敛
了解更多
»
Incisive Plan-to-Closure Methodology
Steers verification with a system of best practices and optimized methods. Spans the full verification process, from creating automated, executable plans to achieving system-level closure.
了解更多
»
Incisive Verification Kit
自动化和简化了可重复使用的先进的验证技术的采用,提高效率和可预见性。使用交互式研讨会和集成的Incisive工具流程来学习掌握指标驱动验证方法学。
了解更多
»
Open Verification Methodology
Facilitates true SystemVerilog interoperability with a standard library and a proven methodology. Eases the development and usage of plug-and-play verification IP.
了解更多
»
Content Query Web Part [2]
Cadence Verification IP Customer Reference Form
Technical Webinars: Learn from Experts on UVM, Metric-driven, Formal and Mixed-signal Verification
Expanded Verification IP Catalog: The Industry's Broadest Portfolio of Verification IP and Memory Models
White paper: Maximizing Verification Effectiveness Using Metric-Driven Verification
Technical paper: Hardware Simulator Performance Scaling to Meet Advanced Node SoC Verification Requirements
speakTECH Feeder Viewer for Community Server
Recent Blog Posts
Tips on Writing Macros in Specman e Language
UVM e (IEEE 1647) Video Series Features the Return of the Cowbell!
The Facts: Why Accelerated VIP Is Needed for SoC Verification
Visit the Community
»
Content Query Web Part [3]
Webinars - live and archived
eMemory
Support & Training
Software Downloads
Verification Alliance program
Standards & Languages
Cadence Services
Hosted Design Solutions
NAND Flash White Paper
SuperSpeed USB White Paper
MMAV 2010
Utilizing Callback Features in MMAV