【2011年8月8日加利福尼亚州圣荷塞】全球电子设计创新领先企业Cadence 设计系统公司 (NASDAQ:CDNS)今日宣布，领先的多媒体IC设计公司凌阳科技有限公司 (TAIEX: 2401, LSE: SUPD)采用了Cadence®事务级建模 (TLM) 流程和Cadence C-to-Silicon Compiler用于下一代多媒体片上系统 (SoC) 设计。 Cadence TLM方法和技术帮助凌阳科技提高了设计团队的工作效率并控制开发成本，同时确保设计出用于其电视、机顶盒和DVD产品的高质量芯片。
借助Cadence
C-to-Silicon Compiler的事务级建模 (TLM) 带来的高级综合，凌阳科技工程师可以在更高的抽象级别设计和验证其芯片。这使其可以尝试更多的架构选择，并更加快速地对IP进行重定位，以满足各种性能、功耗和成本需求。
“为了加快系统开发时间，我们决定采用Cadence C-to-Silicon Compiler用于下一代产品，因为它可以产生最佳的质量结果”，凌阳科技DVD IC设计一部总监Cheng-Yuh Wu表示。 “另外，作为TLM流程的一部分，C-to-Silicon Compiler帮助我们的工程团队在设计周期早期就可以对设计进行包括功率特性在内的优化，。最为重要的是，我们可以在进行设计时使用抽象级别更高的语言—SystemC—而不是传统的Verilog/VHDL。在进行复杂设计时，这样做可以实现更短的开发时间，对于后续终端产品可实现更高的IP重用。”
作为Cadence系统实现产品的核心元素，TLM流程提供了从系统开发到芯片实现的完整解决方案。这种由TLM驱动的流程可以升级，极大地提高了验证效率，支持更高的IP重用，并节省了时间和成本。此外，该开放流程完全基于IEEE1666™ SystemC标准描述。
“在竞争激烈的消费类电子产品市场上，随着产品上市时间的压力越来越大，TLM设计和验证的重要性在不断增长，已被越来越多的业界厂商开始采用，” Cadence系统实现产品部营销总监Jack Erickson表示。 “具有C-to-Silicon Compiler的Cadence TLM流程目前已帮助包括凌阳科技在内的许多领先半导体和系统公司克服了目前复杂系统设计带来的挑战。这种开放、互联和可升级的系统实现方法显著加快了开发周转时间，并提高了复杂设计的重用性，并在符合
EDA360愿景的基础上交付。”
凌阳科技在其一系列最新产品的设计中选择了Cadence TLM流程而不是其他供应商的单点产品，通过与Cadence密切合作带来创新的复杂产品。
关于Cadence Cadence公司成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务，来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件、印刷电路板和电子系统。公司总部位于美国加州圣荷塞市，在世界各地均设有销售办事处、设计中心和研究设施，以服务于全球电子产业。关于公司、产品及服务的更多信息，敬请浏览公司网站
http://www.cadence.com/。