功率感知型设计的需要
在硅一系统设计和生产链中，正迫切地需要自动且功率感知的设计基础架构。为促进与支持低功耗和省电设计创新的全新时代，就出现了功率促进联盟，集合具有共同理念的业界领先者，为设计链供应商制定新一代的要求。
推动标准化
功率促进联盟集合了来自领先高科技公司的专家们，与Si2标准组织一起定义和推进通用功率格式（CPF）。CPF是一种开放的规格语言，由Si2管理，将所有特定功率的设计意图、约束与功能要求保存为单一、一致、轻便的格式。
利用自动化促进功率感知型设计
Cadence 与其他功率促进联盟会员正在利用通用功率格式提高功率降低技术的自动化程度，从而提高可预测性并降低风险。由于不再受到低成品率或与功率有关的重新投片风险，设计团队可以将他们的时间与资源专注于最重要的地方——创新。在出现制造成本之前实现功能与结构验证，有着更高的快速上市的机会，在设计和生产链中的公司可以采用新工艺尺寸，并开始具有盈利性的低功耗设计项目。
业界领先企业加入联盟
作为功率促进联盟的主要赞助商，Cadence在解决电子工业面临的功率设计缺口方面扮演着引领者的角色。顾问成员已经执行并且将会继续执行检验点项目，以确认功率促进的方法，并推动通用功率格式的采用。通过会员企业的支持，功率促进联盟已经建立了一个新设计基础架构，消除功率障碍，刺激创新，并取悦共同的客户。
访问功率促进联盟网站»