e语言无法解决所有涉及和验证问题。不同的团队使用不同的语言，利用其各自独有特性的优势。作为开放标准的领先企业，Cadence致力于为多种设计与验证语言和实现标准提供持续的支持。
至于实现工具，Cadence支持LEF、DEF、GDSII、SDF、SPEF和ECSM库格式。目前为止，Cadence已经捐赠以及向业界提供了十几种主要语言、格式、API规格和参考实现，包括Verilog、VHDL、SystemC、GDSI、SDF、LEF、DEF、ECSM。
为确保高级设计与验证的统一标准，并改进将规格变为全实现标准的流程，Cadence是Accellera与IEEE标准委员会的活跃参与者。
Verilog
Verilog是RTL设计的事实标准与IEEE标准(IEEE 1364-2001)。它自从1980年代以来就已经被广为使用，并且获得了所有主要EDA供应商的支持。它是多数逻辑合成工具的基础，并且它对简单与稍为复杂型芯片的ASIC设计与验证提供了很好的支持。Verilog的限制在1990年代后期就已经变得非常明显，随着设计复杂性的不断提高，需要有更好的解决方案用于验证，要有更高的抽象程度实现高效设计与建模。Verilog仍是当今设计师广泛跨领域的首选语言，他们并不参与尖端项目，或者在多语言设计与验证流程中将其作为实现语言使用。
VHDL
VHDL (IEEE 1076-2000)在很多地方和很多业界领域拥有与Verilog相似的地位。虽然它的精确语义和更高的抽象层吸引了一些人，它从未完全实现其潜力，这主要是因为缺乏门级支持。由于其性能与沿用性，VHDL仍将是很多设计师首选的语言。
SystemVerilog
SystemVerilog是一种不断进化的解决方案，也是候选的IEEE标准(P1800)，在Verilog®语言的基础上进行了扩展，为设计添加了便利性与抽象扩展。接着它进一步扩展断言与为验证建造的多层测试向量。SystemVerilog非常适合想要接受或者奉献于RTL验证任务的设计师，其复杂度不高。很多供应商都在对方法学、技术与验证IP（VIP）大大膨胀的子集进行耦合。开放验证方法学 (OVM) 是第一个真正开放、可互用而且可靠的验证方法学。OVM是一种开源的SystemVerilog类库和方法学，为可重用的验证IP、VIP）和测试定义了一个框架。它是100%的IEEE 1800 SystemVerilog并提供了建构模块（目标）与一组常见的验证相关功能。OVM产品将会按照Apache 2.0授权，让所有人能够使用OVM库用于任何目标，包括派生用途的建立。OVM是Cadence与Mentor Graphics共同开发的，使用一个标准的库和可靠的方法学促进真正的SystemVerilog互用性。
Property Specific Language (PSL)
PSL支持当今流行的RTL描述语言、Verilog与VHDL，以及IBM的内部环境描述语言，它包含了从低层布尔与暂时断言类型到高层建模与验证的多个抽象层。还有一个工作组开发PSL的执行方案用于SystemC®。
SystemC
SystemC是一种成熟的解决方案，也是候选的IEEE标准(P1666)，非常适合事务级建模和高性能参考建模。不过与SystemVerilog一样，原本的要求是用它替代所有语言，而实际上它最适合系统层。在综合 e 用于验证和Verilog或者综合SystemVerilog用于实现的多语言环境中，它有着非常强大的性能。
|
|
|
|
|